SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

Patent number:

JP2004214607

Publication date:

2004-07-29

Inventor:

MITSUDA KATSUHIRO; HONDA

MITSUHARU; IIZUKA AKIRA

Applicant:

RENESAS TECH CORP

Classification:

- international:

H01L21/28; H01L21/265; H01L21/266;

H01L21/306; H01L21/324; H01L21/336; H01L21/8238; H01L21/8242; H01L27/092;

H01L27/108; H01L29/78; H01L21/02; H01L21/70; H01L27/085; H01L27/108;

H01L29/66; (IPC1-7): H01L29/78; H01L21/265; H01L21/266; H01L21/28; H01L21/336; H01L21/8238; H01L21/8242;

H01L27/092; H01L27/108

- european:

H01L21/265A; H01L21/265A2; H01L21/306N4; H01L21/324; H01L21/8238D; H01L21/8238G2

Application number: JP20030306388 20030829 Priority number(s): JP20030306388 20030829;

JP20020368298 20021219

Also published as:

US7384834 (B2)

US7087474 (B2)

図 US2006199323 (A1)

US2004132249 (A1)

KR20040054556 (A)

more >>

Report a data error here


Abstract of **JP2004214607**

PROBLEM TO BE SOLVED: To enhance the current driving capability of

field-effect transistors.

SOLUTION: A method of manufacturing a semiconductor device having a field-effect transistor contains a step of ion-implanting a group IV element from the main surface of a silicon layer, which is a semiconductor substrate, into its inside to a depth shallower than the ion-implanted depth of an impurity in a subsequent step of forming semiconductor regions, wherein the subsequent step of ion-implanting the impurity from the main surface of the silicon layer into its inside is utilized to form the semiconductor regions so as to be aligned with a gate electrode.

COPYRIGHT: (C)2004,JPO&NCIPI



Data supplied from the *esp@cenet* database - Worldwide

(19) 日本国特許庁(JP)

4

(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-214607 (P2004-214607A)

(43) 公開日 平成16年7月29日(2004.7.29)

(51) Int.C1. ⁷	F I			テーマコート	- (参考)
HO1L 29/78	HO1L	29/78	301S	4M1O4	
HO1L 21/265	HO1L	21/265	604G .	5F048	
HO1L 21/266	HO1L	21/28	Α	5F083	
HO1L 21/28	HO1L	29/78	301P	5 F 1 4 O	
HO1L 21/338	HO1L	27/10	571Z		
	審査請求 未	請求 請求項	の数 32 O L	(全 49 頁)	最終頁に続く
(21) 出題番号	特願2003-306388 (P2003-306388)	(71) 出願人	503121103		
(22) 出願日	平成15年8月29日 (2003.8.29)		株式会社ルネザ		
(31) 優先權主張番号	特願2002-368298 (P2002-368298)	(7A) 45 XIII A	東京都千代田区	水のM一丁目	4番1号
(32) 優先日 (33) 優先権主張国	平成14年12月19日 (2002.12.19) 日本国 (JP)	(74) 代理人	100083552 弁理士 秋田	収喜	
(33) 俊儿催工规图	口本国 (Jr)	(72) 発明者	満田 勝弘	₩ □	
		(12) 光明省	東京都千代田区	もの肉二丁目	△悉1長 株
			式会社ルネサス		
		(72) 発明者	本多 光晴	.,,,,	
		(0-) 30 30 1	東京都青梅市新	町六丁目16	番地の3 株
			式会社日立製作		• •
		(72) 発明者	飯塚 朗		
			東京都千代田区	丸の内二丁目	4番1号 株
			式会社ルネサス	テクノロジ内	
	,			最	終頁に続く

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】


【課題】 電界効果トランジスタの電流駆動能力の向上 (ドレイン電流の増加)を図る。

【解決手段】 電界効果トランジスタを有する半導体装置の製造方法であって、

半導体基板であるシリコン層の主面からその内部に不 純物をイオン注入してゲート電極に整合した半導体領域 を形成する工程の前に、前記シリコン層の主面からその 内部にIV族元素を、前記半導体領域の形成工程における 不純物の注入深さよりも浅くイオン注入する工程を有す る。

【選択図】

図4



【特許請求の範囲】

【請求項1】

1

電界効果トランジスタを有する半導体装置の製造方法であって、

半導体基板の主面上にゲート絶縁膜を介在してゲート電極を形成する工程と、

前記半導体基板の主面からその内部に第1の不純物をイオン注入して前記ゲート電極に整合した第1の半導体領域を形成する工程とを有し、

更に、前記ゲート電極の形成工程の後に、前記半導体基板の主面からその内部にIV族元素を、前記第1の半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程を有することを特徴とする半導体装置の製造方法。

【請求項2】

請求項1に記載の半導体装置の製造方法において、

前記IV族元素をイオン注入する工程は、前記半導体基板の主面からの深さが前記第1の半導体領域よりも浅い非晶質層を形成する工程であることを特徴とする半導体装置の製造方法。

【請求項3】

請求項1に記載の半導体装置の製造方法において、

前記IV族元素注入工程後、且つ、前記第1の半導体領域の形成工程の後に、前記第1の半導体領域の形成工程においてイオン注入された第1の不純物を熱処理によって活性化させる工程を更に有することを特徴とする半導体装置の製造方法。

【請求項4】

請求項1に記載の半導体装置の製造方法において、

前記IV族元素は、Geイオンであることを特徴とする半導体装置の製造方法。

【請求項5】

請求項1に記載の半導体装置の製造方法において、

更に、前記第1の半導体領域形成後に、前記ゲート電極の側壁にサイドウォールスペーサを形成する工程と、

前記半導体基板の主面に第2の不純物をイオン注入して前記サイドウォールスペーサに整合した第2の半導体領域を形成する工程とを有し、

前記IV族元素のイオン注入は、前記第2の半導体領域形成工程における第2の不純物の 注入深さよりも浅く行うことを特徴とする半導体装置の製造方法。

【請求項6】

請求項5に記載の半導体装置の製造方法において、

更に、前記第1の半導体領域形成工程後に、第1の熱処理を行う工程と、

前記第2の半導体領域形成工程後に、第2の熱処理を行う工程と、

を有し、

前記第2の熱処理は、前記第1の熱処理よりも高温短時間で行われることを特徴とする半導体装置の製造方法。

【請求項7】

請求項5に記載の半導体装置の製造方法において、

更に、前記第2の半導体領域形成工程後にレーザーアニールを行う工程を有し、

前記第1の半導体領域に注入される第1の不純物は、ボロンであることを特徴とする半導体装置の製造方法。

【請求項8】

請求項5に記載の半導体装置の製造方法において、

前記第2の半導体領域形成後に、イオン注入された第1及び第2の不純物を熱処理によって活性化させる工程を更に有することを特徴とする半導体装置の製造方法。

【請求項9】

請求項5に記載の半導体装置の製造方法において、

前記第2の半導体領域上に高融点金属膜を形成し、その後、前記第2の半導体領域のシリコンと前記高融点金属膜の金属とを反応させる熱処理を施して、前記第2の半導体領域

10

20

30

50

上に金属・半導体反応層を形成する工程とを有することを特徴とする半導体装置の製造方 法。

【請求項10】

护

請求項9に記載の半導体装置の製造方法において、

前記サイドウォールスペーサの形成工程の後であって、前記高融点金属膜の形成工程の 前に、前記半導体基板の主面からその内部に第2のIV族元素をイオン注入する工程とを有 することを特徴とする半導体装置の製造方法。

【請求項11】

半導体基板の主面の第1の領域に形成されたnチャネル導電型電界効果トランジスタと 、前記半導体基板の主面の第1の領域と異なる第2の領域に形成されたpチャネル導電型 電界効果トランジスタとを有する半導体装置の製造方法であって、

前記第1の領域上にゲート絶縁膜を介在して第1のゲート電極、並びに前記第2の領域 上に前記ゲート絶縁膜を介在して第2のゲート電極を形成する工程と、

前記第2の領域を選択的にマスクした状態で、前記第1の領域に第1の不純物をイオン 注入して、前記第1のゲート電極に整合した第1の半導体領域を形成する工程と、

前記第1の領域を選択的にマスクした状態で、前記第2の領域に第2の不純物をイオン 注入して、前記第2のゲート電極に整合した第2の半導体領域を形成する工程と、

前記第1及び第2のゲート電極の側壁に夫々サイドウォールスペーサを形成する工程と

前記第2の領域を選択的にマスクした状態で、前記第1の領域に第3の不純物をイオン 注入して、前記第1の半導体領域と同一導電型であって、前記第1のゲート電極の側壁の サイドウォールスペーサに整合した第3の半導体領域を形成する工程と、

前記第1の領域を選択的にマスクした状態で、前記第2の領域に第4の不純物をイオン 注入して、前記第2の半導体領域と同一導電型であって、前記第2のゲート電極の側壁の サイドウォールスペーサに整合した第4の半導体領域を形成する工程とを有し、

更に、前記第1及び第2のゲート電極の形成工程の後に、前記第1及び第2の領域にIV 族元素を、前記第1及び第2の半導体領域の形成工程における夫々の不純物の注入深さよ りも浅くイオン注入する工程を有することを特徴とする半導体装置の製造方法。

【請求項12】

半導体基板の主面の第1の領域に形成されたnチャネル導電型電界効果トランジスタと 、前記第1の領域と異なる第2の領域に形成されたpチャネル導電型電界効果トランジス タとを有する半導体装置の製造方法であって、

前記第1の領域上にゲート絶縁膜を介在して第1のゲート電極、並びに前記第2の領域 上にゲート絶縁膜を介在して第2のゲート電極を形成する工程と、

前記第2の領域を第1のマスクで選択的に覆った状態で、前記第1の領域に第1の不純 物をイオン注入して、前記第1のゲート電極に整合した第1の半導体領域を形成する工程 と、

前記第1の領域を第2のマスクで選択的に覆った状態で、前記第2の領域に第2の不純 物をイオン注入して、前記第2のゲート電極に整合した第2の半導体領域を形成する工程 と、

前記第1及び第2のゲート電極の側壁に夫々サイドウォールスペーサを形成する工程と

前記第2の領域を選択的にマスクした状態で、前記第1の領域に第3の不純物をイオン 注入して、前記第1の半導体領域と同一導電型であって、前記第1のゲート電極の側壁の サイドウォールスペーサに整合した第3の半導体領域を形成する工程と、

前記第1の領域を選択的にマスクした状態で、前記第2の領域に第4の不純物をイオン 注入して、前記第2の半導体領域と同一導電型であって、前記第2のゲート電極の側壁の サイドウォールスペーサに整合した第4の半導体領域を形成する工程とを有し、

更に、前記第1の不純物をイオン注入する前に、前記第2の領域を前記第1のマスクで 選択的に覆った状態で、前記第1の領域にIV族元素を、前記第1の不純物の注入深さより

10

20

30

も浅くイオン注入する工程と、

前記第2の不純物をイオン注入する前に、前記第1の領域を前記第2のマスクで選択的 に覆った状態で、前記第2の領域にIV族元素を、前記第2の不純物の注入深さよりも浅く イオン注入する工程とを有することを特徴とする半導体装置の製造方法。

【請求項13】

fy.

半導体基板の主面の第1の領域に形成されたnチャネル導電型電界効果トランジスタと 、前記半導体基板の主面の第1の領域と異なる第2の領域に形成されたpチャネル導電型 電界効果トランジスタとを有する半導体装置の製造方法であって、

前記第1の領域上に形成された第1のゲート電極、並びに前記第2の領域上に形成され た第2のゲート電極を覆うようにして、応力を持つ絶縁膜を形成する工程と、

前記絶縁膜に異方性エッチングを施して、前記第1のゲート電極の側壁に第1のサイド ウォールスペーサ、前記第2のゲート電極の側壁に第2のサイドウォールスペーサを形成 する工程と、

前記第1の領域をマスクした状態で、前記第2の領域にIV族元素をイオン注入して、前 記第2のサイドウォールスペーサの結晶性を破壊する工程とを有することを特徴とする半 導体装置の製造方法。

【請求項14】

請求項13に記載の半導体装置の製造方法において、

前記絶縁膜の持つ応力は引っ張り応力であり、前記IV族元素をイオン注入する工程後に、 前記第1のサイドウォールスペーサの有する引っ張り応力の大きさは前記第2のサイドウ ォールスペーサの有する引っ張り応力の大きさよりも大きいことを特徴とした半導体装置 の製造方法。

【請求項15】

請求項13に記載の半導体装置の製造方法において、

前記絶縁膜の持つ応力は圧縮応力であり、前記IV族元素をイオン注入する工程後に、前 記第1のサイドウォールスペーサの有する圧縮応力の大きさは前記第2のサイドウォール スペーサの有する圧縮応力の大きさよりも大きいことを特徴とした半導体装置の製造方法

【請求項16】

請求項13に記載の半導体装置の製造方法において、

前記第1及び第2のサイドウォールスペーサの形成工程の後に、前記第1の領域をマス クで覆った状態で、前記第2の領域に不純物をイオン注入して、前記第2のサイドウォー ルスペーサに整合した半導体領域を形成する工程を更に有し、

前記IV族元素をイオン注入する工程は、前記マスクを用いて行うことを特徴とする半導 体装置の製造方法。

【請求項17】

請求項16に記載の半導体装置の製造方法において、

前記IV族元素のイオン注入工程は、前記不純物のイオン注入工程の前に行うことを特徴 とする半導体装置の製造方法。

【請求項18】

電界効果トランジスタを有する半導体装置の製造方法であって、

半導体基板の主面上に半導体膜を形成する工程と、

前記半導体膜に、抵抗値を低減する不純物をイオン注入する工程と、

前記半導体膜をパターンニングしてゲート電極を形成する工程とを有し、

更に、前記半導体膜に、この半導体膜と同族の元素をイオン注入する工程を有すること を特徴とする半導体装置の製造方法。

【請求項19】

請求項18に記載の半導体装置の製造方法において、

更に、前記不純物をイオン注入する工程の後に、前記不純物を熱処理によって活性化さ せる工程を有し、

10

20

30

50

前記半導体膜と同族の元素をイオン注入する工程は、前記不純物を熱処理によって活性化させる工程の前に実施することを特徴とする半導体装置の製造方法。

【請求項20】

請求項18に記載の半導体装置の製造方法において、

更に、前記不純物をイオン注入する工程の後に、前記不純物を熱処理によって活性化させる工程を有し、

前記半導体膜と同族の元素をイオン注入する工程は、前記不純物をイオン注入する工程の前に実施することを特徴とする半導体装置の製造方法。

【請求項21】

請求項18に記載の半導体装置の製造方法において、

前記半導体膜はシリコンであり、前記元素はGeイオンであることを特徴とする半導体装置の製造方法。

【請求項22】

請求項18に記載の半導体装置の製造方法において、

更に、前記半導体基板の主面の前記ゲート電極に整合した領域に、前記元素をイオン注入する工程と、

前記ゲート電極に整合した領域に不純物をイオン注入する工程と、

を有し、

前記半導体膜にイオン注入する時の前記元素の加速エネルギーは、前記ゲート電極に整合した領域にイオン注入する時の前記元素の加速エネルギーよりも大きいことを特徴とする半導体装置の製造方法。

【請求項23】

請求項18に記載の半導体装置の製造方法において、

更に、前記半導体基板の主面の前記ゲート電極に整合した領域に、前記元素をイオン注入する工程と、

前記ゲート電極に整合した領域に不純物をイオン注入する工程と、

を有し、

前記半導体膜にイオン注入する時の前記元素のドーズ量は、前記ゲート電極に整合した領域にイオン注入する時の前記元素のドーズ量よりも大きいことを特徴とする半導体装置の製造方法。

【請求項24】

半導体基板の主面の第1の領域に形成されたnチャネル導電型電界効果トランジスタと、前記第1の領域と異なる第2の領域に形成されたpチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、

前記半導体基板の主面の第1及び第2の領域上に半導体膜を形成する工程と、

前記半導体膜に抵抗値を低減する不純物をイオン注入する工程と、

前記半導体膜をパターンニングして、前記半導体基板の主面の第1及び第2の領域に夫々ゲート電極を形成する工程と、

前記純物を熱処理によって活性化させる工程とを有し、

更に、前記半導体膜を形成する工程の後であって、前記不純物を熱処理によって活性化させる工程の前に、前記半導体膜に、この半導体膜と同族の元素をイオン注入する工程を有することを特徴とする半導体装置の製造方法。

【請求項25】

電界効果トランジスタを有する半導体装置の製造方法であって、

半導体基板の主面上にゲート絶縁膜を介在してゲート電極を形成する工程と、

前記半導体基板の主面からその内部に不純物をイオン注入して前記ゲート電極に整合した半導体領域を形成する工程と、

前記ゲート電極の形成工程の後に、前記半導体基板の主面からその内部に前記半導体基板と同族の元素を、前記第1の半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程と、

10

30

20

40

前記同族の元素をイオン注入する工程、及び前記半導体領域を形成する工程の後に、前記半導体基板に洗浄を施す工程とを有し、

前記洗浄工程は、硫酸加水、希フッ酸及び塩酸加水を用いて行うことを特徴とする半導体装置の製造方法。

【請求項26】

12,

請求項25に記載の半導体装置の製造方法において、

更に、前記同族の元素をイオン注入する工程、及び前記半導体領域を形成する工程の後に、前記半導体領域の形成工程においてイオン注入された不純物を熱処理によって活性化させる工程を有し、

前記洗浄工程は、前記不純物を熱処理によって活性化させる工程の後に実施することを特徴とする半導体装置の製造方法。

【請求項27】

- (a) 半導体基板に溝を形成する工程、
- (b) 前記溝内を埋めるように、前記半導体基板上に絶縁膜を堆積する工程、
- (c) 前記溝内に絶縁膜を残すように、前記半導体基板を平坦化する工程、
- (d) 前記(c) 工程後に、前記半導体基板表面を洗浄する工程、
- (e) 前記半導体基板上にゲート絶縁膜を形成する工程、
- (f) 前記ゲート絶縁膜上にゲート電極を形成する工程、
- (g)前記半導体基板にIV族元素を注入する工程、
- (h) 前記半導体基板に不純物を注入する工程、
- (i)前記(g)および(h)工程後に、前記半導体基板表面を洗浄する工程、

を有し、

前記(i)工程の洗浄は、前記(d)工程の洗浄よりもアンモニアの濃度が薄い洗浄液で行うことを特徴とする半導体装置の製造方法。

【請求項28】

請求項27に記載の半導体装置の製造方法において、

前記(i)工程の洗浄は、硫酸加水、希フッ酸及び塩酸加水を用いた洗浄液で行うことを特徴とする半導体装置の製造方法。

【請求項29】

請求項27に記載の半導体装置の製造方法において、

前記IV族元素はゲルマニウムであり、前記不純物はボロン、2フッ化ボロンまたは砒素であることを特徴とした半導体装置の製造方法。

【請求項30】

ゲート電極及びソース・ドレイン領域を含む電界効果トランジスタを有する半導体装置であって、

前記ゲート電極は、半導体基板上に絶縁膜を介して形成され、かつ、ゲルマニウムを含んで形成されており、

前記ソース・ドレイン領域は、前記半導体基板に前記ゲート電極に整合されて形成され、かつ、ゲルマニウムを含んで形成されていることを特徴とする半導体装置。

【請求項31】

請求項30に記載の半導体装置において、

前記ゲート電極に含まれるゲルマニウムの量は、前記ソース・ドレイン領域に含まれるゲルマニウムの量よりも多いことを特徴とする半導体装置。

【請求項32】

請求項30に記載の半導体装置において、

前記ゲート電極表面から深さ方向のGeの最大濃度ピーク位置は、前記ソース・ドレイン領域表面から深さ方向のGeの最大濃度ピーク位置よりも深い位置に形成されていることを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

10

20

30

20

30

40

50

[0001]

.11

本発明は、半導体装置及びその製造技術に関し、特に、電界効果トランジスタを有する半導体装置の製造技術に適用して有効な技術に関するものである。

【背景技術】

[00002]

半導体装置に搭載される電界効果トランジスタとして、例えばMISFET (Metal Insulator Semiconductor Field Effect Transistor) と呼称される絶縁ゲート型電界効果トランジスタが知られている。このMISFETは、高集積化し易いという特徴を持っていることから、集積回路を構成するトランジスタ素子として広く用いられている。

[0003]

MISFETは、nチャネル導電型及びpチャネル導電型を問わず、一般的に、チャネル形成領域、ゲート絶縁膜、ゲート電極、ソース領域及びドレイン領域等を有する構成になっている。ゲート絶縁膜は、半導体基板の主面(素子形成面,回路形成面)の素子形成領域に設けられ、例えば酸化シリコン膜で形成されている。ゲート電極は、半導体基板の主面の素子形成領域上にゲート絶縁膜を介在して設けられ、例えば抵抗値を低減する不純物が導入された多結晶シリコン膜で形成されている。チャネル形成領域は、ゲート電極と対向する半導体基板の領域(ゲート電極直下の領域)に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における両側にチャネル形成領域を挟むようにして設けられた一対の半導体領域(不純物拡散領域)で形成されている。

[0004]

なお、MISFETにおいて、ゲート絶縁膜が酸化シリコン膜からなるものは、通常、MOSFET (Metal Oxide Semiconductor Field Effect Transistor) と呼ばれている。また、チャネル形成領域とは、ソース領域とドレイン領域とを結ぶ電流通路(チャネル)が形成される領域を言う。また、電流が半導体基板の厚さ方向(深さ方向)に流れるものを縦型、電流が半導体基板の平面方向(表面方向)に流れるものを横型と呼んでいる。また、ソース領域とドレイン領域との間のチャネル形成領域に電子のチャネル(導電通路)が形成されるものを n チャネル導電型(又は単に n 型)、正孔のチャネルが形成されるものを p チャネル導電型(又は単に p 型)と呼んでいる。また、ゲート電極に閾値電圧以上の電圧を加えることによって初めてドレイン電流が流れるものをエンハンスント型(又は E 型、又は J ーマリオフ型)と呼び、ゲート電極に電圧を加えなくてもドレイン電流が流れるものをディプレッション型(又は D 型、又は J ーマリオン型)と呼んでいる

[0005]

ところで、MISFETは、高集積化や多機能化に伴って微細化の一途を辿っている。MISFETの微細化に伴い短チャネル効果やホットエレクトロンの発生を抑制するため、ゲート長が1 [μm]以下のサブミクロン世代のMISFETにおいては、ドレイン領域のチャネル形成領域側の不純物を低濃度化したLDD構造が採用されている。LDD構造は、ドレイン領域のチャネル形成領域側への拡散量を低減し、チャネル長寸法を確保できるため、短チャネル効果の発生を抑制することができる。また、ドレイン領域とチャネル形成領域との間に形成されるpn接合部の不純物濃度分布の勾配を緩和し、この領域に発生する電界強度を弱められるため、ホットキャリアの発生量を低減することができる。

[0006]

LDD構造のMISFETは、主に、半導体基板の主面上にゲート絶縁膜を介在してゲート電極を形成し、その後、半導体基板の主面に不純物をイオン注入してゲート電極に整合した半導体領域(エクステンション領域)を形成し、その後、ゲート電極の側壁にサイドウォールスペーサを形成し、その後、半導体基板の主面に不純物をイオン注入してサイドウォールスペーサに整合した半導体領域(コンタクト領域)を形成することによって得られる。

[0007]

一方、MISFETの微細化は、ゲート長寸法の縮小に伴うゲート抵抗の増加や、ソー

20

30

50

ス領域及びドレイン領域の浅接合化(シャロー化)に伴うソース抵抗、ドレイン抵抗、及びコンタクト抵抗の増加を招き、メモリIC(Integrated Circuit)、ロジックIC、メモリ機能及びロジック機能を有する混成IC等の高速化を妨げる要因となる。

[0008]

 A^{\bullet}

そこで、微細化、高速化に対応して、高融点金属シリサイド膜を用いた低抵抗化技術が注目されている。特に、サリサイド(Salicide: Self-Aligned Silicideの略)技術と呼称される低抵抗化技術の採用は、混成 I C を実現する上で有効である。

[0009]

なお、本発明に関連する公知文献としては、下記の特許文献1 (特開2000-82678号公報)がある。この特許文献1には、ゲルマニウム(Ge)をイオン注入して、接合リークが少なく、かつ高濃度で浅い接合のソース・ドレイン領域を形成する技術が開示されている。

【特許文献 1 】 特開 2 0 0 0 - 8 2 6 7 8 号公報

【発明の開示】

【発明が解決しようとする課題】

[0010]

近年、電子機器の小型軽量化が進み、MISFETにおいても更なる微細化が要求されている。MISFETの微細化を図る上で問題となるのは、ドレイン電流 Ids(電流駆動能力)の減少である。ドレイン電流 Idsの増加を図るためには、エクステンション領域の抵抗を下げることが有効である。エクステンション領域の低抵抗化を図るためには、半導体基板の主面の極く浅い領域に、非常に高濃度の不純物をイオン注入する必要がある。

[0011]

しかしながら、従来の技術では、抵抗を下げる為に、砒素(As)、燐(P)、ボロン(B)、二フッ化ボロン(BF₂)等の不純物を大量にイオン注入しようとしても、シリコン(Si)結晶中での注入不純物の活性化が低く、特に浅い部分へのイオン注入はセルフスパッタリング等も発生し、一定以上注入してもSi結晶中に入らず、エクステンション領域を低抵抗にするための改善が少なかった。

[0012]

また、Si結晶中に不純物をイオン注入して半導体領域を形成し、その後、半導体領域上に高融点金属膜を形成し、その後、Siと高融点金属とを熱処理によって反応させて半導体領域上にシリサイド層を形成する場合、不純物の高濃度化により、シリサイド化工程で非活性の不純物(Siと結合していない未反応の不純物)がシリサイド化を妨げることが確認されている。

[0013]

一方、MISFETにおいては、チャネル形成領域に働く応力の向きによってドレイン電流(Ids)が変化することが知られている。具体的には、ドレイン電流が流れる方向(チャネル長方向)と同じ向きの応力をチャネル形成領域にかけた場合、

- (1) n型MISFETのドレイン電流は、圧縮応力で減少し、引っ張り応力で増加すること、
- (2) p型MISFETのドレイン電流は、圧縮応力で増加し、引っ張り応力で減少する 40 こと、が知られている。
- [0014]

MISFETのチャネル形成領域に応力をかける方法としては、例えば半導体基板上に形成される層間絶縁膜の膜応力を利用する方法がある。しかしながら、一般的なCMIS (Complementary MIS: 相補型MIS) プロセスでは、半導体基板上に層間絶縁膜を形成する場合、n型MISFET及びp型MISFET上で同一材料を用いてきた結果、同一チップ内においてMISFETのチャネル形成領域に働く応力はほぼ同じであった。即ち、膜応力でn型MISFETのドレイン電流を増加しようとするとp型MISFETのドレイン電流が減少し、逆にp型MISFETのドレイン電流を増加しようとするとn型MISFETのドレイン電流が減少してしまう。

[0015]

本発明の目的は、電界効果トランジスタのドレイン電流 Idsの増加(電流駆動能力の向上)を図ることが可能な技術を提供することにある。

[0016]

本発明の他の目的は、n型電界効果トランジスタ及びp型電界効果トランジスタのドレイン電流 Idsの増加(電流駆動能力の向上)を図ることが可能な技術を提供することにある。

[0017]

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

【課題を解決するための手段】

[0018]

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

[0019]

(1);電界効果トランジスタを有する半導体装置の製造方法であって、

半導体基板であるシリコン層の主面上にゲート絶縁膜を介在してゲート電極を形成する 工程と、

前記シリコン層の主面からその内部に不純物をイオン注入して前記ゲート電極に整合した半導体領域を形成する工程とを有し、

更に、前記ゲート電極の形成工程の後であって、前記半導体領域の形成工程の前に、前記シリコン層の主面からその内部にIV族元素(例えばGe)を、前記半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程を有する。

[0020]

(2);前記手段(1)において、

前記半導体領域の形成工程の後に、前記半導体領域の形成工程においてイオン注入された不純物を熱処理によって活性化させる工程を更に有する。

[0021]

(3)電界効果トランジスタを有する半導体装置の製造方法であって、

半導体基板であるシリコン層の主面上にゲート絶縁膜を介在してゲート電極を形成する (a) 工程と、

前記(a)工程の後、前記半導体基板の主面にIV族元素(例えばGe)をイオン注入する(b)と、

前記(b)工程の後、前記シリコン層の主面に不純物をイオン注入して前記ゲート電極に整合した第1の半導体領域を形成する(c)工程と、

前記(c)工程の後、前記ゲート電極の側壁にサイドウォールスペーサを形成する(d)工程と、

前記(d)工程の後、前記シリコン層の主面に不純物をイオン注入して前記サイドウォールスペーサに整合した第2の半導体領域を形成する(e)工程とを有し、

前記IV族元素のイオン注入は、前記(c)工程における不純物の注入深さよりも浅く行 40 う。

[0022]

(4);前記手段(3)において、

前記(c)工程の後に、前記(c)工程においてイオン注入された不純物を熱処理によって活性化させる工程を更に有する。

[0023]

(5);半導体基板であるシリコン層の主面の第1の領域に形成されたnチャネル導電型電界効果トランジスタと、前記シリコン層の主面の第1の領域と異なる第2の領域に形成されたpチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって

50

10

20

20

30

40

50

前記シリコン層の主面の第1の領域上にゲート絶縁膜を介在して第1のゲート電極、並びに前記シリコン層の主面の第2の領域上にゲート絶縁膜を介在して第2のゲート電極を形成する工程と、

前記シリコン層の主面の第2の領域を選択的にマスクした状態で、前記シリコン層の主面の第1の領域に第1の不純物をイオン注入して、前記第1のゲート電極に整合した第1の半導体領域を形成する工程と、

前記シリコン層の主面の第1の領域を選択的にマスクした状態で、前記シリコン層の主面の第2の領域に第2の不純物をイオン注入して、前記第2のゲート電極に整合した第2の半導体領域を形成する工程と、

前記第1及び第2のゲート電極の側壁に夫々サイドウォールスペーサを形成する工程と

前記シリコン層の主面の第2の領域を選択的にマスクした状態で、前記シリコン層の主面の第1の領域に第3の不純物をイオン注入して、前記第1の半導体領域と同一導電型であって、前記第1のゲート電極の側壁のサイドウォールスペーサに整合した第3の半導体領域を形成する工程と、

前記シリコン層の主面の第1の領域を選択的にマスクした状態で、前記シリコン層の主面の第2の領域に第4の不純物をイオン注入して、前記第2の半導体領域と同一導電型であって、前記第2のゲート電極の側壁のサイドウォールスペーサに整合した第4の半導体領域を形成する工程とを有し、

更に、前記第1及び第2のゲート電極の形成工程の後であって、前記第1及び第2の半導体領域の形成工程の前に、前記シリコン層の主面の第1及び第2の領域にIV族元素(例えばGe)を、前記第1及び第2の半導体領域の形成工程における夫々の不純物の注入深さよりも浅くイオン注入する工程を有する。

[0024]

(6);前記手段(5)において、

前記第1及び第2の半導体領域の形成工程の後に、前記第1及び第2の半導体領域の形成工程においてイオン注入された第1及び第2の不純物を熱処理によって活性化させる工程を更に有する。

[0025]

(7);電界効果トランジスタを有する半導体装置の製造方法であって、

半導体基板であるシリコン層の主面上にゲート絶縁膜を介在してゲート電極を形成する 工程と、

前記シリコン層の主面からその内部に不純物をイオン注入して前記ゲート電極に整合した第1の半導体領域を形成する工程と、

前記ゲート電極の側壁にサイドウォールスペーサを形成する工程と、

前記シリコン層の主面からその内部に不純物をイオン注入して前記サイドウォールスペーサに整合した第2の半導体領域を形成する工程と、

前記第2の半導体領域上に高融点金属膜を形成し、その後、前記第2の半導体領域のシリコンと前記高融点金属膜の金属とを反応させる熱処理を施して、前記第2の半導体領域上に金属・半導体反応層を形成する工程とを有し、

更に、前記ゲート電極の形成工程の後であって、前記第1の半導体領域の形成工程の前に、前記シリコン層の主面からその内部にIV族元素(例えばGe)を、前記第1の半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程を有する。

[0026]

(8); 手段(7)において、

前記第1の半導体領域の形成工程の後であって、前記高融点金属膜の形成工程の前に、前記第1及び第2の半導体領域の形成工程においてイオン注入された夫々の不純物を熱処理によって活性化させる工程を更に有する。

[0027]

(9);半導体基板であるシリコン層の主面の第1の領域に形成されたnチャネル導電型

電界効果トランジスタと、前記半導体基板の主面の第1の領域と異なる第2の領域に形成されたpチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって

前記シリコン層の主面の第1の領域上に形成された第1のゲート電極、並びに前記シリコン層の主面の第2の領域上に形成された第2のゲート電極を覆うようにして、引っ張り応力を持つ絶縁膜(例えば窒化シリコン膜)を形成する工程と、

前記絶縁膜に異方性エッチングを施して、前記第1のゲート電極の側壁に第1のサイドウォールスペーサ、前記第2のゲート電極の側壁に第2のサイドウォールスペーサを形成する工程と、

前記シリコン層の主面の第1の領域をマスクした状態で、前記第2のサイドウォールスペーサにIV族元素(例えばGe)をイオン注入して、前記第2のサイドウォールスペーサの結晶性を破壊する工程とを有する。

[0028]

(10);半導体基板であるシリコン層の主面の第1の領域に形成されたnチャネル導電型電界効果トランジスタと、前記半導体基板の主面の第1の領域と異なる第2の領域に形成されたpチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、

前記シリコン層の主面の第1の領域上に形成された第1のゲート電極、並びに前記シリコン層の主面の第2の領域上に形成された第2のゲート電極を覆うようにして、圧縮応力を持つ絶縁膜(例えば窒化シリコン膜)を形成する工程と、

前記絶縁膜に異方性エッチングを施して、前記第1のゲート電極の側壁に第1のサイドウォールスペーサ、前記第2のゲート電極の側壁に第2のサイドウォールスペーサを形成する工程と、

前記シリコン層の主面の第2の領域をマスクした状態で、前記第1のサイドウォールスペーサにIV族元素(例えばGe)をイオン注入して、前記第1のサイドウォールスペーサの結晶性を破壊する工程とを有する。

[0029]

(11);半導体基板であるシリコン層の主面の第1の領域に形成されたnチャネル導電型電界効果トランジスタと、前記半導体基板の主面の第1の領域と異なる第2の領域に形成されたpチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、

前記シリコン層の主面の第1の領域上にゲート絶縁膜を介在して第1のゲート電極、並びに前記シリコン層の主面の第2の領域上にゲート絶縁膜を介在して第2のゲート電極を形成する工程と、

前記シリコン層の主面の第2の領域を選択的にマスクした状態で、前記シリコン層の主面の第1の領域に第1の不純物をイオン注入して、前記第1のゲート電極に整合した第1の半導体領域を形成する工程と、

前記シリコン層の主面の第1の領域を選択的にマスクした状態で、前記シリコン層の主面の第2の領域に第2の不純物をイオン注入して、前記第2のゲート電極に整合した第2の半導体領域を形成する工程と、

前記第1及び第2のゲート電極を覆うようにして、引っ張り応力を持つ絶縁膜(例えば窒化シリコン膜)を形成し、その後、前記絶縁膜に異方性エッチングを施して、前記第1のゲート電極の側壁に第1のサイドウォールスペーサ、及び前記第2のゲート電極の側壁に第2のサイドウォールスペーサを形成する工程と、

前記シリコン層の主面の第2の領域を選択的にマスクした状態で、前記シリコン層の主面の第1の領域に第3の不純物をイオン注入して、前記第1の半導体領域と同一導電型であって、前記第1のサイドウォールスペーサに整合した第3の半導体領域を形成する工程と、

前記シリコン層の主面の第1の領域を選択的にマスクした状態で、前記シリコン層の主面の第2の領域に第4の不純物をイオン注入して、前記第2の半導体領域と同一導電型で

20

10

30

40

あって、前記第2のサイドウォールスペーサに整合した第4の半導体領域を形成する工程 とを有し、

更に、前記第1及び第2のゲート電極の形成工程の後であって、前記第1及び第2の半 導体領域の形成工程の前に、前記シリコン層の主面の第1及び第2の領域に第1のIV族元 素(例えばGe)を、前記第1及び第2の半導体領域の形成工程における夫々の不純物の 注入深さよりも浅くイオン注入する工程と、

前記シリコン層の主面の第1の領域をマスクした状態で、前記第2のサイドウォールス ペーサに第2のIV族元素(例えばGe)をイオン注入して、前記第2のサイドウォールス ペーサの結晶性を破壊する工程とを有する。

[0030]

(12);半導体基板であるシリコン層の主面の第1の領域に形成されたnチャネル導電 型電界効果トランジスタと、前記半導体基板の主面の第1の領域と異なる第2の領域に形 成されたpチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であっ て、

前記シリコン層の主面の第1の領域上にゲート絶縁膜を介在して第1のゲート電極、並 びに前記シリコン層の主面の第2の領域上にゲート絶縁膜を介在して第2のゲート電極を 形成する工程と、

前記シリコン層の主面の第2の領域を選択的にマスクした状態で、前記シリコン層の主 面の第1の領域に第1の不純物をイオン注入して、前記第1のゲート電極に整合した第1 の半導体領域を形成する工程と、

前記シリコン層の主面の第1の領域を選択的にマスクした状態で、前記シリコン層の主 面の第2の領域に第2の不純物をイオン注入して、前記第2のゲート電極に整合した第2 の半導体領域を形成する工程と、

前記第1及び第2のゲート電極を覆うようにして、圧縮応力を持つ絶縁膜(例えば窒化 シリコン膜)を形成し、その後、前記絶縁膜に異方性エッチングを施して、前記第1のゲ ート電極の側壁に第1のサイドウォールスペーサ、及び前記第2のゲート電極の側壁に第 2のサイドウォールスペーサを形成する工程と、

前記シリコン層の主面の第2の領域を選択的にマスクした状態で、前記シリコン層の主 面の第1の領域に第3の不純物をイオン注入して、前記第1の半導体領域と同一導電型で あって、前記第1のサイドウォールスペーサに整合した第3の半導体領域を形成する工程 と、

前記シリコン層の主面の第1の領域を選択的にマスクした状態で、前記シリコン層の主 面の第2の領域に第4の不純物をイオン注入して、前記第2の半導体領域と同一導電型で あって、前記第2のサイドウォールスペーサに整合した第4の半導体領域を形成する工程 とを有し、

更に、前記第1及び第2のゲート電極の形成工程の後であって、前記第1及び第2の半 導体領域の形成工程の前に、前記シリコン層の主面の第1及び第2の領域に第1のIV族元 素(例えばGe)を、前記第1及び第2の半導体領域の形成工程における夫々の不純物の 注入深さよりも浅くイオン注入する工程と、

前記シリコン層の主面の第2の領域をマスクした状態で、前記第1のサイドウォールス ペーサに第2のIV族元素(例えばGe)をイオン注入して、前記第1のサイドウォールス ペーサの結晶性を破壊する工程とを有する。

[0031]

(13);電界効果トランジスタを有する半導体装置の製造方法であって、

半導体基板の主面上に半導体膜を形成する工程と、

前記半導体膜に、抵抗値を低減する不純物をイオン注入する工程と、

前記半導体膜をパターンニングしてゲート電極を形成する工程とを有し、

更に、前記半導体膜に、この半導体膜と同族の元素をイオン注入する工程を有する。

[0032]

(14);前記手段(13)において、

20

10

30

40

更に、前記不純物をイオン注入する工程の後に、前記不純物を熱処理によって活性化させる工程を有し、

前記半導体膜と同族の元素をイオン注入する工程は、前記不純物を熱処理によって活性化させる工程の前に実施する。

[0033]

(15):前記手段(13)において、

更に、前記不純物をイオン注入する工程の後に、前記不純物を熱処理によって活性化させる工程を有し、

前記半導体膜と同族の元素をイオン注入する工程は、前記不純物をイオン注入する工程の前に実施する。

[0034]

(16);前記手段(13)において、

前記半導体膜はシリコンであり、前記元素はGeイオンである。

[0035]

(17);半導体基板の主面の第1の領域に形成されたnチャネル導電型電界効果トランジスタと、前記第1の領域と異なる第2の領域に形成されたpチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、

前記半導体基板の主面の第1及び第2の領域上に半導体膜を形成する工程と、

前記半導体膜に抵抗値を低減する不純物をイオン注入する工程と、

前記半導体膜をパターンニングして、前記半導体基板の主面の第1及び第2の領域に夫々ゲート電極を形成する工程と、

前記純物を熱処理によって活性化させる工程とを有し、

更に、前記半導体膜を形成する工程の後であって、前記不純物を熱処理によって活性化させる工程の前に、前記半導体膜に、この半導体膜と同族の元素をイオン注入する工程を有する。

[0036]

(18);電界効果トランジスタを有する半導体装置の製造方法であって、

半導体基板の主面上にゲート絶縁膜を介在してゲート電極を形成する工程と、

前記半導体基板の主面からその内部に不純物をイオン注入して前記ゲート電極に整合した半導体領域を形成する工程と、

前記ゲート電極の形成工程の後に、前記半導体基板の主面からその内部に前記半導体基板と同族の元素を、前記第1の半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程と、

前記同族の元素をイオン注入する工程、及び前記半導体領域を形成する工程の後に、前記半導体基板に洗浄を施す工程とを有し、

前記洗浄工程は、硫酸加水、希フッ酸及び塩酸加水を用いて行う。

[0037]

(19);前記手段(18)において、

更に、前記同族の元素をイオン注入する工程、及び前記半導体領域を形成する工程の後に、前記半導体領域の形成工程においてイオン注入された不純物を熱処理によって活性化させる工程を有し、

前記洗浄工程は、前記不純物を熱処理によって活性化させる工程の後に実施する。

【発明の効果】

[0038]

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

[0039]

本発明によれば、電界効果トランジスタのドレイン電流 Idsの増加(電流駆動能力の向上)を図ることができる。

[0040]

10

20

30

また、nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタのドレイン電流の増加を図ることができる。

[0041]

ŗ

また、nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタのゲート電極の低抵抗化を図ることができる。

【発明を実施するための最良の形態】

[0042]

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

10

20

[0043]

(実施形態1)

本実施形態1では、相補型MISFETを有する半導体装置に本発明を適用した例について説明する。

[0044]

図1は、本実施形態1の半導体装置に搭載された相補型MISFETの概略構成を示す模式的断面図である。図1において、向かって左側がn型MISFETであり、右側がp型MISFETである。

[0045]

図1に示すように、本実施形態1の半導体装置は、半導体基板として例えば単結晶シリコンからなるp型のシリコン基板(半導体基板であるシリコン層)1を主体に構成されている。

[0046]

シリコン基板1の主面(素子形成面又は回路形成面)は、素子分離領域2によって互いに区画された素子形成領域1n及び1pを有し、素子形成領域1nには、p型ウエル領域4及びn型MISFETが形成され、素子形成領域1pには、n型ウエル領域3及びp型MISFETが形成されている。素子分離領域2は、例えば浅溝アイソレーション(SGI:Shallow Groove I solation)領域で構成されている。浅溝アイソレーション領域は、シリコン基板1の主面に浅溝を形成し、その後、浅溝の内部に絶縁膜(例えば酸化シリコン膜)を選択的に埋め込むことによって形成される。本実施形態のn型及びp型MISFETは、ドレイン電流がシリコン基板1の平面方向に流れる横型構造になっている。

30

40

[0047]

n型及びp型MISFETは、主に、チャネル形成領域、ゲート絶縁膜5、ゲート電極6、ソース領域及びドレイン領域を有する構成になっている。ゲート絶縁膜5はシリコン基板1の主面に設けられ、ゲート電極6はシリコン基板1の主面上にゲート絶縁膜5を介在して設けられ、チャネル形成領域はゲート電極6の直下におけるシリコン基板1の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における両側にチャネル形成領域を挟むようにして設けられている。

[0048]

n型MISFETのソース領域及びドレイン領域は、エクステンション領域である一対のn型半導体領域8、及びコンタクト領域である一対のn型半導体領域12を有する構成になっている。n型半導体領域8はゲート電極6に整合して形成され、n型半導体領域12はゲート電極6の側壁に設けられたサイドウォールスペーサ11に整合して形成されている。

[0049]

p型MISFETのソース領域及びドレイン領域は、エクステンション領域である一対のp型半導体領域9、及びコンタクト領域である一対のp型半導体領域13を有する構成になっている。p型半導体領域9はゲート電極6に整合して形成され、p型半導体領域13はゲート電極6の側壁に設けられたサイドウォールスペーサ11に整合して形成されている。

[0050]

n型及びp型MISFETにおいて、ゲート電極6、n型半導体領域12、p型半導体領域13の夫々の表面には、低抵抗化を図るため、金属・半導体反応層であるシリサイド層(15,16)が形成されている。これらのシリサイド層15及び16は、例えばサリサイド(Salicide: Self Aligned Silicide)技術により、サイドウォールスペーサ11に整合して形成されている。即ち、本実施形態のn型及びp型MISFETはサリサイド構造になっている。

[0051]

シリコン基板1の主面上には、n型及びp型MISFETを覆うようにして、例えば酸化シリコン膜からなる層間絶縁膜17が設けられている。n型半導体領域12上及びp型半導体領域13上には、層間絶縁膜17の表面からシリサイド層15に到達するソース・ドレイン用コンタクト孔が設けられ、このソース・ドレイン用コンタクト孔の内部には導電性プラグ19が埋め込まれている。n型及びp型半導体領域(12, 13)は、シリサイド層15及び導電性プラグ19を介在して、層間絶縁膜17上を延在する配線20と電気的に接続されている。

[0052]

n型及びp型MISFETのゲート電極6上には、図示していないが、層間絶縁膜17の表面からシリサイド層16に到達するゲート用コンタクト孔が設けられ、このゲート用コンタクト孔の内部には導電性プラグ19が埋め込まれている。ゲート電極6は、シリサイド層16、及びゲート用コンタクト孔の内部の導電性プラグ19を介在して、層間絶縁・膜17上を延在する配線20と電気的に接続されている。

[0053]

n型MISFETのエクステンション領域であるn型半導体領域8は、シリコン基板1の主面からその内部に不純物として例えば砒素(As)をイオン注入することによって形成されている。このn型半導体領域8には、シリコン基板1の主面からその内部にイオン注入によって導入されたIV族元素、例えばゲルマニウム(Ge)が含まれている。Geの濃度分布のピーク値は、シリコン基板1の深さ方向において、Asの不純物濃度分布のピーク値よりもシリコン基板1の主面側、即ち浅い位置に位置している。素子形成領域1nにおけるGeのイオン注入は、後で詳細に説明するが、ゲート電極6の形成工程の後であって、n型MISFETのエクステンション領域であるn型半導体領域8の形成工程の前に、n型半導体領域8の形成工程における不純物(例えばAs)の注入深さよりも浅く行われる。

[0054]

p型MISFETのエクステンション領域であるp型半導体領域9は、シリコン基板1の主面からその内部に不純物として例えばニフッ化ボロン(BF2)をイオン注入することによって形成されている。このp型半導体領域9には、シリコン基板1の主面からその内部にイオン注入によって導入されたIV族元素、例えばゲルマニウム(Ge)が含まれている。Geの濃度分布のピーク値は、シリコン基板1の深さ方向において、Asの不純物濃度分布のピーク値よりもシリコン基板1の主面側、即ち浅い位置に位置している。素子形成領域1pにおけるGeのイオン注入は、後で詳細に説明するが、ゲート電極6の形成工程の後であって、p型MISFETのエクステンション領域であるp型半導体領域9の形成工程の前に、p型半導体領域9の形成工程における不純物(例えばBF2)の注入深さよりも浅く行われる。

[0055]

本実施形態1では、素子形成領域1n及び1pへのGeのイオン注入は、同一工程で行われる。

[0056]

次に、本実施形態1の半導体装置の製造について、図2乃至図14を用いて説明する。 図2乃至図14は、半導体装置の製造工程を示す模式的断面図である。

[0057]

10

20

30

20

30

40

50

まず、比抵抗10 [Ω c m] を有する単結晶シリコンからなるシリコン基板1を準備し、その後、図2に示すように、シリコン基板1の主面の素子形成領域1 n に p 型ウエル領域4、素子形成領域1 p に n 型ウエル領域3 を選択的に形成する。

[0058]

次に、図2に示すように、シリコン基板1の主面の素子形成領域1n及び1pを区画する素子分離領域2として、例えば浅溝アイソレーション領域を形成する。この浅溝アイソレーション領域は、シリコン基板1の主面に浅溝(例えば300[nm]程度の深さの溝)を形成し、その後、シリコン基板1の主面上に例えば酸化シリコン膜からなる絶縁膜をCVD(Chemical Vapor Deposition)法で形成し、その後、絶縁膜が浅溝の内部に選択的に残るようにCMP(化学的機械研磨:Chemical Mechanical Polishing)法で平坦化することによって形成される。この後、シリコン基板1の表面を洗浄し、素子形成領域1n及び1pを含むシリコン基板1表面に付着した砥粒スラリなどの異物や汚染物質を除去する。

[0059]

次に、熱酸化処理を施してシリコン基板1の主面の素子形成領域1n及び1pに例えば厚さが2~3[nm]程度の酸化シリコン膜からなるゲート絶縁膜5を形成し、その後、シリコン基板1の主面上の全面に例えば厚さが150~200[nm]程度の多結晶シリコン膜を形成し、その後、前記多結晶シリコン膜にパターンニングを施して、図3に示すようにゲート電極6を形成する。多結晶シリコン膜には、抵抗値を低減する不純物がその堆積中又は堆積後に導入される。

[0060]

次に、n型及びp型MISFETのエクステンション領域を形成する工程の前に、図4に示すように、シリコン基板1の主面からその素子形成領域1n及び1pの内部に、具体的にはゲート電極6が形成されていないp型ウエル領域4及びn型ウエル領域3の部分に、IV族元素として例えばGe(ゲルマニウム)をイオン注入する。このGeのイオン注入により、シリコン基板1の主面の素子形成領域1n及び1pに、ゲート電極6に整合して非晶質層7が形成される。

[0061]

Geのイオン注入は、n型及びp型MISFETのエクステンション領域の形成工程における不純物のイオン注入深さよりも浅く行う。本実施形態において、Geのイオン注入は、例えば、加速エネルギーが 3 Ke V程度、ドーズ量が 5 × 1 0 1 4 ~ 2 × 1 0 1 5 [atoms/cm²] 程度の条件で行う。

[0062]

次に、図5に示すように、シリコン基板1の主面の素子形成領域1pをマスクM1で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1nの内部に、具体的にはゲート電極6が形成されていないp型ウエル領域4の部分に、不純物として例えばAs(砒素)をイオン注入する。このAsのイオン注入により、シリコン基板1の主面の素子形成領域1nに、ゲート電極に整合して一対のn型半導体領域(エクステンション領域)8が形成される。本実施形態において、Asのイオン注入は、例えば、加速エネルギーが1~3KeV程度、ドーズ量が1×10¹⁴~2×10¹⁵ [atoms/cm²]程度の条件で行う。このとき、Asのイオン注入における加速エネルギーは、Geと同等、もしくはそれ以上とすることが好ましい。これはAsの分子量がGeの分子量と同程度のため、AsをGeよりも深い位置に形成するためである。マスクM1としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマクスを使用する。

[0063]

次に、マスクM1を除去した後、図6に示すように、シリコン基板1の主面の素子形成領域1nをマスクM2で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1pの内部に、具体的にはゲート電極6が形成されていないn型ウエル領域3の部分に、不純物として例えばBF₂(ニフッ化ボロン)をイオン注入する。このBF₂のイオン注入により、シリコン基板1の素子形成領域1pに、ゲート電極6に整合して一対のp

型半導体領域(エクステンション領域) 9 が形成される。本実施形態において、 BF_2 のイオン注入は、例えば、加速エネルギーが $1\sim3$ K e V 程度、ドーズ量が 1×1 $0^{1-4}\sim2\times1$ 0^{1-5} [atoms/cm²] 程度の条件で行う。ここで、p 型半導体領域 9 の形成手段として BF_2 を用いているが、これは B よりも分子量が大きく拡散係数が小さくなるためである。仮に B を用いた場合では、後述する不純物活性化のための熱処理時に B が半導体基板の横方向及び深さ方向に拡散しすぎるため、面内の均一性を保てず、結果として、本発明の目的とするところの極浅接合の達成が BF_2 を用いた場合に比べると困難となる。即ち、本実施の形態においては、B よりも分子量の大きい不純物を採用することで、極浅接合の達成を試みている。マスク M 2 としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマクスを使用する。

[0064]

•

4 4 4

次に、マスクM2を除去した後、図8に示すように、ゲート電極6の側壁に、例えばゲート長方向の膜厚が50~70[nm]程度のサイドウォールスペーサ11を形成する。サイドウォールスペーサ11は、図7に示すように、シリコン基板1の主面上の全面に例えば酸化シリコン膜からなる絶縁膜10をCVD法で形成し、その後、絶縁膜10にRIE(Reactive Ion Etching)等の異方性エッチングを施すことによって形成される。サイドウォールスペーサ11は、ゲート電極6に整合して形成される。

[0065]

次に、図9に示すように、シリコン基板1の主面の素子形成領域1pをマスクM3で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1nの内部に、具体的にはゲート電極6が形成されていないp型ウエル領域4の部分に、不純物として例えばAsをイオン注入する。このAsのイオン注入により、シリコン基板1の素子形成領域1nに、サイドウォールスペーサ11に整合して一対のn型半導体領域(コンタクト領域)12が形成される。本実施形態において、Asのイオン注入は、例えば、加速エネルギーが20~45KeV程度、ドーズ量が2~4×10¹⁵ [atoms/cm²] 程度の条件で行う。マスクM3としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマスクを使用する。

[0066]

次に、マスクM3を除去した後、図10に示すように、シリコン基板1の主面の素子形成領域1nをマスクM4で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1pの内部に、具体的にはゲート電極6が形成されていないn型ウエル領域3の部分に不純物として例えばBF₂(二フッ化ボロン)をイオン注入する。このBF₂のイオン注入により、シリコン基板1の素子形成領域に、サイドウォールスペーサ11に整合して一対のp型半導体領域(コンタクト領域)13が形成される。本実施形態において、BF₂のイオン注入は、例えば、加速エネルギーが20~50KeV程度、ドーズ量が2~4×10¹⁵ [atoms/cm²] 程度の条件で行う。マスクM4としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマクスを使用する。

[0067]

次に、マスクM4を除去した後、n型半導体領域8の形成工程、p型半導体領域9の形成工程、n型半導体領域12の形成工程、並びにp型半導体領域13の形成工程においてイオン注入された不純物(As,BF2)を熱処理によって活性化させる。熱処理は、昇降温レートが非常に大きい、通常スパイクアニール装置と呼ばれる枚葉式アニール装置を用いて、温度が1000[℃]、加熱時間が1[秒]の条件で行う。

[0068]

この工程において、Geのイオン注入によって形成されたシリコン基板中(シリコン層中)の非晶質部分(非晶質層7)は、図11に示すように、元の単結晶に回復する。また、不純物(As, BF₂)のイオン注入によって形成されたシリコン基板中(シリコン層中)の非晶質部分(半導体領域8,9,12,13)も非晶質から元の単結晶に回復する

[0069]

10

20

30

40

20

30

40

50

また、この工程において、ゲート電極 6 の形成工程の後であって、半導体領域(8,9,12,13)の形成工程の前に、予めシリコン基板 1 の主面の素子形成領域 1 n 及び 1 p に、シリコン基板 (シリコン層) と同族の IV族元素である G e が 半導体領域(8,9,12,13)の形成工程における不純物(As,BF2)のイオン注入深さよりも浅くイオン注入されているため、Si-Ge-X(X:As,BF2)の結合が形成され、Si-X単独の場合よりも、シリコン基板中(シリコン層中)での不純物の活性化が向上し、導電に寄与する不純物の濃度が高くなる(Siと結合しない未反応の不純物量が少なくなる)。この結果、n型及びp型MISFETのエクステンション領域(半導体領域 8,9)の抵抗、特に表面における抵抗が下がるため、n型及びp型MISFETのドレイン電流 I dsの増加(電流駆動能力の向上)を図ることができる。

[0070]

なお、n型及びp型MISFETのコンタクト領域(半導体領域12,13)においてもGeがイオン注入されている。従って、このコンタクト領域においても、シリコン基板中(シリコン層中)での不純物の活性化が向上し、導電に寄与する不純物の濃度が高くなる(Siと結合しない未反応の不純物量が少なくなる)ため、コンタクト領域における抵抗、特に表面における抵抗が下がる。

[0071]

ここで、エクステンション領域(半導体領域 8,9)の形成工程における不純物(As BF2)よりもGeを深くイオン注入した場合、Geのイオン注入による結晶欠陥の影響により、エクステンション領域の形成工程においてイオン注入した不純物が拡散し易くなるため、エクステンション領域(半導体領域 8,9)の接合深さが深くなる。従って、本実施形態のように、エクステンション領域の形成工程における不純物の注入深さよりも浅くGeをイオン注入することより、エクステンション領域の形成工程においてイオン注入した不純物の拡散を抑制できるため、接合深さが浅い低抵抗のエクステンション領域を形成することができる。

[0072]

また、エクステンション領域(半導体領域8,9)の形成工程における不純物のイオン注入よりも後にGeのイオン注入を行った場合、エクステンション領域の形成工程における不純物(As,BF₂)は単結晶中にイオン注入される。原子配列に規則性がある単結晶では、原子配列の間隙を通って不純物が奥深く到達するチャネリング現象が発生し易いため、エクステンション領域の接合深さが深くなる。一方、原子配列が不規則の非晶質層では、チャネリング現象が発生し難い。従って、本実施形態のように、ゲート電極6の形成工程の後であって、エクステンション領域の形成工程の前に、シリコン基板(シリコン層)の主面からその内部にGeをイオン注入することにより、接合深さが浅い低抵抗のエクステンション領域を形成することができる。

[0073]

次に、自然酸化膜等を除去してゲート電極6及び半導体領域(12,13)の表面を露出させた後、図12に示すように、これらの表面上を含むシリコン基板1の主面上の全面に高融点金属膜として例えばコバルト(Co)膜14をスパッタ法で形成し、その後、半導体領域(12,13)のシリコン(Si)、並びにゲート電極6のSiとコバルト膜14のCoとを反応させる熱処理を施して、半導体領域12、13表面及びゲート電極6上のSiと反応させることにより、図13に示すように、半導体領域(12,13)の表面、並びにゲート電極6の表面に金属・半導体反応層であるシリサイド(CoSi)層15及び16を形成する。シリサイド層15及び16は、サイドウォールスペーサ11に整合して形成される。

[0074]

ここで、半導体領域(12,13)上のシリサイド層15は、半導体領域(12,13)におけるシリコン基板のSiとコバルト膜14のCoとを熱反応させることで形成されるが、半導体領域(12,13)の表面における不純物の活性化が低いと、シリコン基板のSiと結合していない未反応の不純物が多くなるため、この未反応の不純物の影響によ

20

30

40

50

り、シリサイド化が阻害され、シリサイド層15にこのシリサイド層15よりも高抵抗であるCoSiの凝集部が形成され易くなる。シリサイド層15は、MISFETの微細化に伴うソース・ドレイン抵抗の増加を抑制するために設けられている。従って、未反応の不純物による影響でCoSiの凝集部が形成されると、MISFETの微細化に伴うソース・ドレイン抵抗の増加を抑制する効果が減少してしまう。

[0075]

a a contract of the contract o

•

これに対し、本実施形態の半導体領域(12, 13)の表面は、Geのイオン注入によるSi-Ge-X(X:As,BF₂)の結合によって活性化され、<math>Siと結合しない未反応の不純物が少なくなっているため、シリサイド化反応におけるCoSiの凝集を抑制するこができる。

[0076]

次に、図14に示すように、シリサイド層(15, 16)が形成された領域以外の未反応のコバルト膜14を選択的に除去し、その後、シリサイド層(15, 16)を活性化させる熱処理を施す。

[0077]

次に、n型及びp型MISFET上を含むシリコン基板1の主面上の全面に例えば酸化シリコン膜からなる層間絶縁膜17をCVD法で形成し、その後、層間絶縁膜17の表面をCMP法で平坦化する。

[0078]

次に、層間絶縁膜17の表面からシリサイド層15に到達するソース・ドレイン用コンタクト孔、並びに層間絶縁膜17の表面からシリサイド層16に到達するゲート用コンタクト孔を形成し、その後、ソース・ドレイン用コンタクト孔の内部、並びにゲート用コンタクト孔の内部に金属等の導電物を埋め込んで導電性プラグ19を形成し、その後、層間絶縁膜17上に配線20を形成することにより、図1に示す構造となる。

[0079]

図15は、Geを事前に注入した場合とGeを事前に注入しなかった場合のエクステンション領域におけるAsの不純物濃度プロファイルを示す図であり、

図16は、Geを事前に注入した場合とGeを事前に注入しなかった場合のエクステンション領域におけるBF2の不純物濃度プロファイルを示す図である。

[0080]

図15及び図16において、Geを事前に注入した場合の不純物濃度プロファイルは、本実施形態1と同じ条件でGeのイオン注入、並びにエクステンション領域の形成工程における不純物のイオン注入を行い、その後、不純物を活性化させる熱処理を施して作成したサンプルを使用して求めたものである。Geを事前に注入しなった場合の不純物濃度プロファイルは、本実施形態1と同じ条件でエクステンション領域の形成工程における不純物のイオン注入を行い、その後、不純物を活性化させる熱処理を施して作成したサンプルを使用して求めたものである。

[0081]

図15に示すように、エクステンション領域の表面のAs濃度は、Geを事前にイオン注入した場合の方が、Geを事前にイオン注入しなかった場合よりも高くなっている。また、10¹⁸ [atoms/cm³] でのプロファイル深さは、Geを事前にイオン注入した場合の方が、Geを事前にイオン注入しなかった場合よりも浅くなっている。

[0082]

図16に示すように、エクステンション領域の表面のBF₂ 濃度は、Geを事前にイオン注入した場合の方が、Geを事前にイオン注入しなかった場合よりも高くなっている。また、10¹⁸ [atoms/cm³] でのプロファイル深さは、Geを事前にイオン注入した場合の方が、Geを事前にイオン注入しなかった場合よりも浅くなっている。

[0083]

このようなことから、ゲート電極6の形成工程の後であって、n型及びp型MISFE Tのエクステンション領域(半導体領域8,9)の形成工程の前に、シリコン基板1の主

20

30

40

50

面の素子形成領域1n及び1pにIV族元素であるGeを、n型及びp型MISFETのエクステンション領域の形成工程における夫々の不純物(As,BF2)の注入深さよりも浅くイオン注入することにより、接合深さが浅い低抵抗のエクステンション領域を形成することができるため、n型及びp型MISFETのドレイン電流Idsの増加(電流駆動能力の向上)を図ることができる。本実施形態1においては、Geを事前にイオン注入しなかった場合と比較して、n型及びp型MISFETのドレイン電流が共に5%程度増加した。

(20)

[0084]

このように、本実施形態 1 によれば、n型及びp型MISFETの双方のエクステンション領域を、低抵抗で、かつ浅い接合深さで形成することができるため、n型及びp型MISFETのドレイン電流 I dsが増加(電流駆動能力が向上)する。

[0085]

また、n型及びp型MISFETの双方のコンタクト領域(半導体領域12,13)は、Geのイオン注入によるSi-Ge-X(X:As,BF₂)の結合によって活性化され、Siと結合しない未反応の不純物が少なくなっているため、シリサイド化反応におけるCoSiの凝集を抑制するこができる。

[0086]

なお、本実施形態1では、相補型MISFETを有する半導体装置に本発明を適用した例について説明したが、本発明は、n型、p型のうち何れか一方のMISFETを有する半導体装置にも適用することができる。

[0087]

また、本実施形態1では、シリコン基板と同族のIV族元素としてGeを用いた例について説明したが、シリコン基板と同族のIV族元素であれば他の元素を用いても良い。

[0088]

また、本実施形態1では、n型及びp型MISFETの双方のエクステンション領域の形成工程における不純物のイオン注入、並びに、双方のコンタクト領域の形成工程における不純物のイオン注入を行った後、これらの不純物を活性化させる熱処理を実施する例について説明したが、不純物を活性化させる熱処理は、n型及びp型MISFETのエクステンション領域の形成工程後であって、n型及びp型MISFETのコンタクト領域の形成工程後に行っても良い。

[0089]

但し、この場合は、エクステンション領域の接合深さが深くなるため、不純物を活性化させる熱処理は本実施形態1のように一回で行うことが望ましい。

[0090]

また、本実施形態1では、p型MISFETのエクステンション領域を形成するための不純物としてBF₂を用いた例について説明したが、ボロン(B)をイオン注入してp型MISFETのエクステンション領域を形成する場合においても同様の効果が得られる。

[0091]

[0092]

30

40

50

また、本実施形態1では、n型MISFETのエクステンション領域を形成するための不純物としてAsを用いた例について説明したが、隣(P)をイオン注入してn型MISFETのエクステンション領域を形成する場合においても同様の効果が得られる。

[0093]

図18万至図21は、実施形態1の変形例である半導体装置の製造工程を示す模式的断面図である。

[0094]

前述の実施形態1では、ゲート電極6の形成工程の後であって、n型及びp型MISFETのエクステンション領域の形成工程の前に、シリコン基板1の主面の素子形成領域1n及び1pにIV族元素であるGeを同一工程でイオン注入する例について説明したが、素子形成領域1nへのGeイオン注入と素子形成領域1pへのGeイオン注入は別々に行っても良い。以下、Geイオン注入を別々に行う例について、図18乃至図21を用いて説明する。

[0095]

シリコン基板1の主面の素子形成領域1n及び1pにゲート電極6を形成した後、図18に示すように、シリコン基板1の主面の素子形成領域1pをマスクM1で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1nの内部に、具体的にはゲート電極6が形成されていないp型ウエル領域4の部分に、IV族元素として例えばGeをイオン注入する。このGeのイオン注入により、シリコン基板1の主面の素子形成領域1nに、ゲート電極6に整合して非晶質層7が形成される。Geのイオン注入は、この後のn型MISFETのエクステンション領域の形成工程における不純物のイオン注入深さよりも浅く行う。

[0096]

次に、図19に示すように、前記マスクM1を使用し、シリコン基板1の主面の素子形成領域1pをマスクM1で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1nの内部に、具体的にはゲート電極6が形成されていないp型ウエル領域4の部分に、不純物として例えばAs(砒素)をイオン注入する。このAsのイオン注入により、pシリコン基板1の主面の素子形成領域1nに、ゲート電極に整合して一対のn型半導体領域(エクステンション領域)8が形成される。

[0097]

次に、マスクM1を除去した後、図20に示すように、シリコン基板1の主面の素子形成領域1nをマスクM2で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1pの内部に、具体的にはゲート電極6が形成されていないn型ウエル領域3の部分に、IV族元素として例えばGeをイオン注入する。このGeのイオン注入により、シリコン基板1の主面の素子形成領域1pに、ゲート電極6に整合して非晶質層7が形成される。Geのイオン注入は、この後のp型MISFETのエクステンション領域の形成工程における不純物のイオン注入深さよりも浅く行う。

[0098]

次に、図21に示すように、前記マスクM2を使用し、シリコン基板1の主面の素子形成領域1nをマスクM2で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1pの内部に、具体的にはゲート電極6が形成されていないn型ウエル領域3の部分に、不純物として例えばBF₂(ニフッ化ボロン)をイオン注入する。このBF₂のイオン注入により、シリコン基板1の素子形成領域1pに、ゲート電極6に整合して一対のp型半導体領域(エクステンション領域)9が形成される。

[0099]

この後、前述の実施形態1と同様の工程を施してn型及びp型MISFETを形成する

[0100]

このように、n型MISFETのエクステンション領域の形成工程における不純物のイオン注入工程の前に、シリコン基板1の主面の素子形成領域1pをマスクM1で選択的に

覆った状態で、シリコン基板1の主面からその素子形成領域1nの内部にGeを、n型MISFETのエクステンション領域の形成工程における不純物の注入深さよりも浅くイオン注入し、p型MISFETのエクステンション領域の形成工程における不純物のイオン注入工程の前に、シリコン基板1の主面の素子形成領域1nをマスクM2で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1pの内部にGeを、p型MISFETのエクステンション領域の形成工程における不純物の注入深さより、n型MISFETのエクステンション領域の形成工程における不純物のドーズ量及び注入深さに応じてGeのドーズ量及び注入深さを設定でき、p型MISFETのエクステンション領域の形成工程における不純物のドーズ量及び注入深さに応じてGeのドーズ量及び注入深さに応じてGeのドーズ量及び注入深さに応じてGeのドーズ量及び注入深さを設定できるため、Geのイオン注入によるエクステンション領域の低抵抗化をn型及びp型MISFETで夫々最適にすることができる。

[0101]

また、n型MISFETが形成される素子形成領域1nへのGeのイオン注入(図18 参照)と、n型MISFETのエクステンション領域の形成工程における不純物のイオン注入(図19参照)とを同一のマスクM1を用いて行い、p型MISFETが形成される素子形成領域1pへのGeのイオン注入(図20参照)と、p型MISFETのエクステンション領域の形成工程における不純物のイオン注入(図21参照)とを同一のマスクM2を用いて行うことにより、マスクの形成工程を増加することなく、素子形成領域1nへのGeイオン注入と素子形成領域1pへのGeイオン注入を別々に行うことができるため、製造コストを増加することなく、Geのイオン注入によるエクステンション領域の低抵抗化をn型及びp型MISFETで夫々最適にすることができる。

[0102]

半導体装置の高集積化、低コスト化を実現させるためにはマスク(レチクル)の枚数をいかにして低減させるかが重要な課題となっている。なぜならば、マスク枚数の低減は、マスクそのものの制作コストの低減のみならず、マスクを用いたフォトレジストパターン形成のためのフォトレジストの塗布、感光、現像及び洗浄・乾燥の一連の処理を削減することができ、半導体装置のプロセスコストを大幅に低減できるからである。そして、更に、異物による不良発生率を低減でき、半導体装置の歩留まり及び信頼性を向上させることが可能となるからである。

[0103]

また、本実施形態では、IV族元素として例えばゲルマニウム(Ge)を用いているが、これはゲルマニウムが他のIV族元素のなかで、原子量が大きく、シリコン基板または多結晶シリコン膜に対してプレアモルファス化しやすいからである。例えば、p型MISFETで考えた場合、同じIV族元素の中でも炭素(C)は、原子半径がボロンとほぼ同じ為、Si-B-IV族元素という結合が作れない。シリコン(Si)の場合は、シリコン基板または多結晶シリコン膜に対してプレアモルファス化は可能であるが、ゲルマニウムよりも原子量は小さいため、その効果は若干下がる。

[0104]

また、ゲルマニウム(Ge)を用いる上でのメリットとして、イオン注入を行う際にガスソースとして用いることが出来るという点が挙げられる。他のIV族元素のうちアンチモン(Sn)および鉛(Pb)は、イオン注入時に固体源を用いることになるため、実用化向きではない。

[0105]

以上のことから、本実施形態においては、IV族元素としてゲルマニウムまたはシリコンを用いることが有効であり、より好ましい形態としてゲルマニウムを用いている。これについては、以降の実施形態2~7についても同様である。

[0106]

(実施形態2)

図22乃至図24は、本発明の実施形態2である半導体装置の製造工程を示す模式的断面図である。

10

20

30

20

30

50

[0107]

t in the second second

本実施形態2では、シリサイド化における高融点金属の凝集の抑制について説明する。

[0108]

前述の実施形態1と同様のプロセスを使用し、図22に示すように、n型及びp型MISFETのコンタクト領域(半導体領域12,13)まで形成した後、図23に示すように、シリコン基板1の主面からその素子形成領域1n及び1pの内部に、具体的にはコンタクト領域(半導体領域12,13)に、IV族元素として例えばGeをイオン注入する。このGeのイオン注入により、コンタクト領域には、エクステンション領域の形成工程前にイオン注入されたGeに加えて更にGeが導入されることになる。

[0109]

次に、エクステンション領域(半導体領域 8,9)の形成工程、及びコンタクト領域の形成工程(半導体領域 12,13)においてイオン注入された不純物(As,BF₂)を熱処理によって活性化させる。熱処理は、前述の実施形態 1 と同様の条件で行う。

[0110]

この工程において、コンタクト領域(半導体領域12,13)には、エクステンション領域の形成工程前にイオン注入されたGeと、コンタクト領域の形成工程の後にイオン注入されたGeが含まれているため、特にコンタクト領域の表面における不純物の活性化が更に向上し、コンタクト領域中でのシリコンと結合しない未反応の不純物が減少する。

[0111]

次に、前述の実施形態1と同様の方法で、図24に示すように、コンタクト領域(半導体領域12,13)の表面、並びにゲート電極6の表面にシリサイド層15及び16を形成する。

[0112]

このように、コンタクト領域(12,13)の形成工程の後であって、コバルト膜14(高融点金属膜)の形成工程の前に、シリコン基板1の主面からその素子形成領域1n及び1pの内部に、IV族元素として例えばGeを更にイオン注入することにより、特にコンタクト領域の表面における未反応の不純物が更に減少するため、シリサイド化反応におけるCoSiの凝集(高融点金属の凝集)を更に抑制するこができる。

[0113]

なお、本実施形態2では、2回目のGeイオン注入の後に、不純物を活性化させる熱処理を実施しているが、不純物を活性化させる熱処理は、n型及びp型MISFETのコンタクト領域の形成工程(図5及び図6参照)の後であって、2回目のGeイオン注入(図23参照)の前に行い、更に、2回目のGeイオン注入の後であって、コバルト膜14の形成工程(図12参照)の前に実施しても良い。但し、この場合は、エクステンション領域の接合深さが深くなるため、不純物を活性化させる熱処理は、本実施形態2のように、2回目のGeイオン注入の後であって、コバルト膜14の形成工程の前に実施することが望ましい。

[0114]

また、本実施形態2では、n型及びp型MISFETのコンタクト領域の形成工程(図9及び図10参照)の後に、2回目のGeイオン注入(図23参照)を実施しているが、2回目のGeイオン注入は、サイドウォールスペーサ11の形成工程(図8参照)の後であって、n型及びp型MISFETのコンタクト領域の形成工程の前に実施しても良い。

[0115]

また、本実施形態2では、2回のGeイオン注入により、シリサイド化における高融点金属の凝集を抑制しているが、エクステンション領域の形成工程前のGeイオン注入(図4参照)を実施せず、2回目に行ったGeイオン注入だけでも、シリサイド化における高融点金属の凝集は抑制できる。

[0116]

(実施形態3)

本実施形態では、同一基板に、相補型MISFET及びDRAM (Dynamic Random

Access Memory)型のメモリセルを有する半導体装置に本発明を適用した例について説明する。

[0117]

図25は、本実施形態3の半導体装置の概略構成を示す図((a)は相補型MISFETの模式的断面図,(b)はメモリセル選択用MISFETの模式的断面図)であり、図26は、本実施形態3の半導体装置に搭載されたメモリセルの等価回路図であり、図27は、本実施形態3の半導体装置の製造工程を示す模式的断面図である。図25(a)において、向かって左側の素子形成領域1nがn型MISFET、右側の素子形成領域1pがp型MISFETである。

[0118]

図26に示すように、メモリセルMcは、ワード線WLとデータ線(ビット線)DLとの交差部に配置されている。メモリセルMcは、1つの情報蓄積用容量素子Cと、これに直列に接続された1つのメモリセル選択用MISFETQsとを有する構成になっている。メモリセル選択用MISFETQsを構成する一対の半導体領域のうちの何れか一方はデータ線DLと電気的に接続され、他方は情報蓄積用容量素子Cと電気的に接続されている。

[0119]

本実施形態3のn型及びp型MISFETは、図25 (a)に示すように、前述の実施形態1と同様の構成になっている。メモリセル選択用MISFETQsは、図25 (b)に示すように、シリコン基板1の主面の素子形成領域1 cに形成されている。素子形成領域1 c は素子分離領域2で区画され、素子形成領域1 c にはp型ウエル領域4 a が形成されている。

[0120]

メモリセル選択用MISFETQsは、主に、チャネル形成領域、ゲート絶縁膜5、ゲート電極6、ソース領域及びドレイン領域を有する構成になっている。ゲート絶縁膜5はシリコン基板1の主面に設けられ、ゲート電極6はシリコン基板1の主面上にゲート絶縁膜5を介在して設けられ、チャネル形成領域はゲート電極6の直下におけるシリコン基板1の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における両側にチャネル形成領域を挟むようにして設けられている。

[0121]

メモリセル選択用MISFETQsのソース領域及びドレイン領域は、エクステンション領域である一対のn型半導体領域8a、及びコンタクト領域である一対のn型半導体領域12aを有する構成になっている。n型半導体領域8aはゲート電極6に整合して形成され、n型半導体領域12aはゲート電極6の側壁に設けられたサイドウォールスペーサ11に整合して形成されている。

[0122]

n型及びp型MISFETにおいては、図25(a)に示すように、ゲート電極6及びコンタクト領域(半導体領域12,13)の表面にシリサイド層(15,16)が形成されているが、メモリセル選択用MISFETQsにおいては、図25(b)に示すように、ゲート電極6及びコンタクト領域(半導体領域12a)の表面にシリサイド層は形成されていない。また、図示していないが、n型及びp型MISFETにおいては、エクステンション領域(半導体領域8,9)及びコンタクト領域(半導体領域12,13)にIV族元素として例えばGeがイオン注入されているが、メモリセル選択用MISFETQsにおいては、エクステンション領域及びコンタクト領域にGeはイオン注入されていない。

[0123]

このような構造のn型及びp型MISFET、並びにメモリセル選択用MISFETは、ゲート電極6を形成した後、図27に示すように、シリコン基板1の主面の素子形成領域1cをマスクM5で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1n及び1pにGeをイオン注入し、そして、図示していないが、素子形成領域1n、1p及び1c上を含むシリコン基板1の全面にコバルト膜を形成した後、マスクを用いて

10

20

30

40

20

30

40

50

素子形成領域1 c 上のコバルト膜を選択的に除去することによって得られる。

[0124]

メモリセル選択用MISFETQsにおいては、ソース・ドレイン領域として使用される半導体領域と基板との間の接合リーク電流を極力低減したい。従って、高速動作を必要とするMISFETにおいては、前述のn型及びp型MISFETのように、ゲート電極6及びコンタクト領域にシリサイド層が形成され、エクステンション領域及びコンタクト領域にGeがイオン注入された構造とし、接合リーク電流の低減を必要とするMISFETにおいては、前述のメモリセル選択用MISFETQsのように、ゲート電極6及びコンタクト領域にシリサイド層が形成されておらず、エクステンション領域及びコンタクト領域にGeがイオン注入されていない構造とする。これにより、低消費電力化及び高速化が図れる。

[0125]

(実施形態4)

本実施形態では、膜応力によってMISFETのドレイン電流Idsの増加を狙った例について説明する。

[0126]

図28は、本実施形態4の半導体装置に搭載された相補型MISFETの概略構成を示す模式的断面図であり、図29乃至図33は、本実施形態4の半導体装置の製造工程を示す模式的断面図である。図28において、向かって左側がn型MISFETであり、右側がp型MISFETである。

[0127]

本実施形態4のn型及びp型MISFETは、基本的に前述の実施形態1と同様の構成になっており、以下の構成が異なっている。

[0128]

即ち、n型MISFETのゲート電極6の側壁には、n型MISFETのチャネル形成領域に引っ張り応力を発生させるサイドウォールスペーサ22が設けられ、p型MISFETのゲート電極6の側壁には、p型MISFETのチャネル形成に引っ張り応力を概ね発生させないサイドウォールスペーサ23が設けられている。このサイドウォールスペーサ23を概ねとれているが、サイドウォールスペーサ23においては、チャネル形成領域に引っ張り応力を発生させる膜応力が緩和されている。以下、本実施形態4の半導体装置の製造について、図29及び図33を用いて説明する。

[0129]

前述の実施形態1と同様のプロセスを使用し、n型及びp型MISFETのコンタクト領域(半導体領域8,9)の形成工程(図5及び図6参照)まで実施した後、図29に示すように、素子形成領域1n及び1p上を含むシリコン基板1の主面上の全面に、シリコン基板1の主面に応力を発生させる絶縁膜として例えば窒化シリコン膜21をプラズマCVD法で形成する。この窒化シリコン膜21は、その形成条件(反応ガス、圧力、温度、高周波電力等)を変えることで、シリコン基板1の主面に発生させる応力を制御することが可能である。本実施形態では、成膜時の高周波電力を350~400Wと低電力化して、シリコン基板1の主面に引っ張り応力が発生するように窒化シリコン膜21を形成する

[0130]

次に、窒化シリコン膜 2 1 に R I E 等の異方性エッチングを施して、図 3 0 に示すように、素子形成領域 1 n 及び 1 p 上のゲート電極 6 の側壁にサイドウォールスペーサ(2 2 , 2 3) を形成する。サイドウォールスペーサ(2 2 , 2 3) の形成においては、ゲート長方向に沿うサイドウォールスペーサの膜厚が例えば 5 0 ~ 7 0 [n m]程度となるように、窒化シリコン膜 2 1 の膜厚及びエッチング時間を設定する。この工程において、サイドウォールスペーサ 2 2 及び 2 3 は、シリコン基板 1 の主面に引っ張り応力を発生させる窒化シリコン膜 2 1 をエッチングすることによって形成されるため、サイドウォールスペーサ 2 2 及び 2 3 は、共にゲート電極 6 下のチャネル形成領域に引っ張り応力を発生させ

る膜応力を持つ。

[0131]

次に、図31に示すように、シリコン基板1の主面の素子形成領域1pをマスクM3で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1nの内部に、具体的にはゲート電極6が形成されていないp型ウエル領域4の部分に、不純物として例えばAsをイオン注入する。このAsのイオン注入により、シリコン基板1の素子形成領域1nに、サイドウォールスペーサ22に整合して一対のn型半導体領域(コンタクト領域)12が形成される。本実施形態において、Asのイオン注入は、前述の実施形態1と同様の条件で行う。

[0132]

次に、マスクM3を除去した後、図32に示すように、シリコン基板1の主面の素子形成領域1nをマスクM4で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1pの内部に、具体的にはゲート電極6が形成されていないn型ウエル領域3の部分に不純物として例えばBF2(ニフッ化ボロン)をイオン注入する。このBF2のイオン注入により、シリコン基板1の素子形成領域に、サイドウォールスペーサ23に整合して一対のp型半導体領域(コンタクト領域)13が形成される。本実施形態において、BF2のイオン注入は、前述の実施形態1と同様の条件で行う。

[0133]

次に、マスクM4を使用し、図33に示すように、シリコン基板1の主面の素子形成領域1nをマスクM4で選択的に覆った状態で、素子形成領域1p上のサイドウォールスペーサ23にIV族元素として例えばGeをイオン注入して、サイドウォールスペーサ23中の結晶性を破壊する。この工程において、サイドウォールスペーサ23の膜応力が緩和されるため、サイドウォールスペーサ23の膜応力によってp型MISFETのチャネル形成領域に発生する、ゲート長方向(ドレイン電流方向)の引っ張り応力を緩和、若しくは無くすことができる。

[0134]

また、この工程において、p型MISFETのコンタクト領域にもGeがイオン注入されるため、Geの濃度がn型MISFETのコンタクト領域よりもp型MISFETのコンタクト領域の方が高くなる。

[0135]

次に、エクステンション領域(半導体領域 8,9)の形成工程、及びコンタクト領域の形成工程(半導体領域 12,13)においてイオン注入された不純物(As,BF₂)を熱処理によって活性化させる。熱処理は、前述の実施形態 1 と同様の条件で行う。

[0136]

この工程において、p型MISFETのコンタクト領域(半導体領域13)には、エクステンション領域の形成工程(図4参照)の)前にイオン注入されたGeと、サイドウォールスペーサ23の結晶性を破壊する工程(図33参照)においてイオン注入されたGeが含まれているため、p型MISFETのコンタクト領域における不純物の活性化が更に向上し、コンタクト領域中でのシリコンと結合しない未反応の不純物が減少する。

[0137]

次に、前述の実施形態1と同様の方法で、図24に示すように、コンタクト領域(半導体領域12,13)の表面、並びにゲート電極6の表面にシリサイド層15及び16を形成する。

[0138]

このように、シリコン基板1の主面の素子形成領域1nに形成されたゲート電極6、並びにシリコン基板1の主面の素子形成領域1pに形成されたゲート電極6を覆うようにして、シリコン基板1の主面に引っ張り応力を発生させる窒化シリコン膜21を形成し、その後、窒化シリコン膜21に異方性エッチングを施して、素子形成領域1n上におけるゲート電極6の側壁にサイドウォールスペーサ22、素子形成領域1p上におけるゲート電極6の側壁にサイドウォールスペーサ23を形成し、その後、シリコン基板1の主面の素

10

20

30

40

20

30

40

50

子形成領域1nをマスクした状態で、サイドウォールスペーサ23にGeをイオン注入して、サイドウォールスペーサ23の結晶性を破壊することにより、サイドウォールスペーサ23の膜応力が緩和されるため、サイドウォールスペーサ23の膜応力によってp型MISFETのチャネル形成領域に発生する、ゲート長方向(ドレイン電流方向)の引っ張り応力を緩和、若しくは無くすことができる。この結果、サイドウォールスペーサ22の膜応力によってn型MISFETのドレイン電流の増加を図ることができると共に、p型MISFETのドレイン電流の減少を抑制することができる。

[0139]

また、サイドウォールスペーサ23の結晶性を破壊する工程(図33参照)において、p型MISFETのコンタクト領域にもGeがイオン注入されることから、不純物を活性化させる熱処理工程においてp型MISFETのコンタクト領域における不純物の活性化が更に向上し、コンタクト領域中でのシリコンと結合しない未反応の不純物が減少するため、シリサイド化反応におけるCoSiの凝集(髙融点金属の凝集)を更に抑制するこができる。

[0140]

また、p型MISFETのコンタクト領域の形成工程(図32参照)における不純物のイオン注入と、サイドウォールスペーサ23の結晶性を破壊する工程(図33参照)におけるGeのイオン注入とを同一のマスクM4を用いて行うことにより、マスクの形成工程を増加することなく、サイドウォールスペーサ22の膜応力によってn型MISFETのドレイン電流の減少を抑制することができると共に、p型MISFETのドレイン電流の減少を抑制することができるため、製造工程数を簡略化できる。

[0141]

また、本実施形態4のように、Geのイオン注入によるMISFETのエクステンション領域の低抵抗化と、Geのイオン注入によるサイドウォールスペーサ23の膜応力の緩和を組み合わせることにより、n型及びp型MISFETの両方のドレイン電流の増加を図ることができる。

[0142]

なお、本実施形態 4 では、サイドウォールスペーサ 2 3 にG e をイオン注入してサイドウォールスペーサ 2 3 中の結晶性を破壊する工程(図 3 3 参照)を、p型M I S F E T のコンタクト領域の形成工程(図 3 2 参照)の後に実施した例について説明したが、サイドウォールスペーサ 2 3 中の結晶性を破壊する工程は、サイドウォールスペーサ (2 2, 2 3)の形成工程の後であって、シリサイド層を形成するための高融点金属膜(本実施形態ではコバルト膜 1 4)の形成工程(図 1 2 参照)の前に実施しても良い。

[0143]

また、本実施形態4では、Geのイオン注入によるMISFETのエクステンション領域の低抵抗化と、Geのイオン注入によるサイドウォールスペーサ23の膜応力の緩和を組み合わせた例について説明したが、Geのイオン注入によるサイドウォールスペーサ23の膜応力の緩和については単独で実施しても良い。

[0144]

(実施形態5)

前述の実施形態4では、膜応力によってn型MISFETのドレイン電流の増加を図る例について説明したが、本実施形態5では、膜応力によってp型MISFETのドレイン電流の増加を図る例について説明する。

[0145]

図34乃至図38は、本実施形態5の半導体装置の製造工程を示す模式的断面図である

[0146]

前述の実施形態1と同様のプロセスを使用し、n型及びp型MISFETのコンタクト領域(半導体領域8,9)の形成工程(図5及び図6参照)まで実施した後、図34に示すように、素子形成領域1n及び1p上を含むシリコン基板1の主面上の全面に、シリコ

20

30

40

50

ン基板 1 の主面に応力を発生させる絶縁膜として例えば窒化シリコン膜 2 4 をプラズマ C V D 法で形成する。この窒化シリコン膜 2 4 は、その形成条件(反応ガス、圧力、温度、高周波電力等)を変えることで、シリコン基板 1 の主面に発生させる応力を制御することが可能である。本実施形態では、成膜時の高周波電力を 6 0 0 ~ 7 0 0 W と高電力化して、シリコン基板 1 の主面に圧縮応力が発生するように窒化シリコン膜 2 4 を形成する。

[0147]

次に、窒化シリコン膜24にRIE等の異方性エッチングを施して、図35に示すように、素子形成領域1n及び1p上のゲート電極6の側壁にサイドウォールスペーサ(25,26)を形成する。サイドウォールスペーサ(25,26)の形成においては、ゲート長方向に沿うサイドウォールスペーサの膜厚が例えば50~70[nm]程度となるように、窒化シリコン膜24の膜厚及びエッチング時間を設定する。この工程において、サイドウォールスペーサ25及び26は、シリコン基板1の主面に圧縮応力を発生させる窒化シリコン膜21をエッチングすることによって形成されるため、サイドウォールスペーサ25及び26は、共にゲート電極6下のチャネル形成領域に圧縮応力を発生させる膜応力を持つ。

[0148]

次に、図36に示すように、シリコン基板1の主面の素子形成領域1pをマスクM3で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1nの内部に、具体的にはゲート電極6が形成されていないp型ウエル領域4の部分に、不純物として例えばAsをイオン注入する。このAsのイオン注入により、シリコン基板1の素子形成領域1nに、サイドウォールスペーサ22に整合して一対のn型半導体領域(コンタクト領域)12が形成される。本実施形態において、Asのイオン注入は、前述の実施形態1と同様の条件で行う。

[0149]

次に、マスクM3を使用し、図37に示すように、シリコン基板1の主面の素子形成領域1pをマスクM3で選択的に覆った状態で、素子形成領域1n上のサイドウォールスペーサ25にIV族元素として例えばGeをイオン注入して、サイドウォールスペーサ25中の結晶性を破壊する。この工程において、サイドウォールスペーサ25の膜応力が緩和されるため、サイドウォールスペーサ25の膜応力によってn型MISFETのチャネル形成領域に発生する、ゲート長方向(ドレイン電流方向)の圧縮応力を緩和、若しくは無くすことができる。

[0150]

また、この工程において、n型MISFETのコンタクト領域にもGeがイオン注入されるため、Geの濃度がp型MISFETのコンタクト領域よりもn型MISFETのコンタクト領域の方が高くなる。

[0151]

次に、マスクM3を除去した後、図38に示すように、シリコン基板1の主面の素子形成領域1nをマスクM4で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1pの内部に、具体的にはゲート電極6が形成されていないn型ウエル領域3の部分に不純物として例えばBF2(二フッ化ボロン)をイオン注入する。このBF2のイオン注入により、シリコン基板1の素子形成領域に、サイドウォールスペーサ23に整合して一対のp型半導体領域(コンタクト領域)13が形成される。本実施形態において、BF2のイオン注入は、前述の実施形態1と同様の条件で行う。

[0152]

次に、エクステンション領域(半導体領域 8,9)の形成工程、及びコンタクト領域の形成工程(半導体領域 12,13)においてイオン注入された不純物(As,BF₂)を熱処理によって活性化させる。熱処理は、前述の実施形態 1 と同様の条件で行う。

[0153]

この工程において、p型MISFETのコンタクト領域(半導体領域12)には、エクステンション領域の形成工程(図4参照)の)前にイオン注入されたGeと、サイドウォ

20

30

40

50

ールスペーサ25の結晶性を破壊する工程(図37参照)においてイオン注入されたGeが含まれているため、n型MISFETのコンタクト領域における不純物の活性化が更に向上し、コンタクト領域中でのシリコンと結合しない未反応の不純物が減少する。

[0154]

次に、前述の実施形態1と同様の方法で、図24に示すように、コンタクト領域(半導体領域12,13)の表面、並びにゲート電極6の表面にシリサイド層15及び16を形成する。

[0155]

このように、シリコン基板1の主面の素子形成領域1nに形成されたゲート電極6、並びにシリコン基板1の主面の素子形成領域1pに形成されたゲート電極6を覆うようの後て、シリコン基板1の主面に圧縮応力を発生させる窒化シリコン膜24を形成し、その後、窒化シリコン膜24に異方性エッチングを施して、素子形成領域1n上におけるゲート電極6の側壁にサイドウォールスペーサ25、素子形成領域1p上におけるゲートの側壁にサイドウォールスペーサ25、素子形成領域1p上におけるゲート素子形成領域1pをマスクした状態で、サイドウォールスペーサ25にGeをイオン注入のサイドウォールスペーサ25の結晶性を破壊することにより、サイドウォールスペーサ25の膜応力によってn型MISFETのチャネル形成領域に発生する、ゲート長方向(ドレイン電流方向)の圧縮応力によってp型MISFETのドレイン電流の域少を抑制することができる。

[0156]

また、サイドウォールスペーサ25の結晶性を破壊する工程(図37参照)において、n型MISFETのコンタクト領域にもGeがイオン注入されることから、不純物を活性化させる熱処理工程においてn型MISFETのコンタクト領域における不純物の活性化が更に向上し、コンタクト領域中でのシリコンと結合しない未反応の不純物が減少するため、シリサイド化反応におけるCoの凝集(高融点金属の凝集)を更に抑制するこができる。

[0157]

また、n型MISFETのコンタクト領域の形成工程(図36参照)における不純物のイオン注入と、サイドウォールスペーサ25の結晶性を破壊する工程(図37参照)におけるGeのイオン注入とを同一のマスクM3を用いて行うことにより、マスクの形成工程を増加することなく、サイドウォールスペーサ26の膜応力によってp型MISFETのドレイン電流の増加を図ることができると共に、n型MISFETのドレイン電流の減少を抑制することができるため、製造工程数を簡略化できる。

[0158]

また、本実施形態5のように、Geのイオン注入によるMISFETのエクステンション領域の低抵抗化と、Geのイオン注入によるサイドウォールスペーサ23の膜応力の緩和を組み合わせることにより、n型及びp型MISFETの両方のドレイン電流の増加を図ることができる。

[0159]

なお、本実施形態 5 では、サイドウォールスペーサ 2 5 に G e をイオン注入してサイドウォールスペーサ 2 5 中の結晶性を破壊する工程(図 3 7 参照)を、n型M I S F E T のコンタクト領域の形成工程(図 3 6 参照)の後に実施した例について説明したが、サイドウォールスペーサ 2 5 中の結晶性を破壊する工程は、サイドウォールスペーサ (2 5, 2 6)の形成工程の後であって、シリサイド層を形成するための高融点金属膜(本実施形態ではコバルト膜 1 4)の形成工程(図 1 2 参照)の前に実施しても良い。

[0160]

また、本実施形態5では、Geのイオン注入によるMISFETのエクステンション領域の低抵抗化と、Geのイオン注入によるサイドウォールスペーサ25の膜応力の緩和を

組み合わせた例について説明したが、Geのイオン注入によるサイドウォールスペーサ25の膜応力の緩和については単独で実施しても良い。

[0161]

また、実施形態4及び5では、成膜時の高周波電力を変えて、窒化シリコン膜(21,24)の膜応力を変える例について説明したが、窒化シリコン膜の膜応力を変える方法としては、下記の方法がある。

[1] 原料ガスを変える方法として、窒化シリコン膜 2 1 の形成には S i H 4 と N H 3 と N 2 を使用し、窒化シリコン膜 2 4 の形成には N H 3 を除いて S i H 4 と N 2 を使用する、 [2] 形成温度を変える方法として、窒化シリコン膜 2 4 の形成時よりも、窒化シリコン膜 2 1 の形成時の温度を高くする、

[3] 圧力を変える方法として、窒化シリコン膜24の形成時よりも、窒化シリコン膜2 1の形成時の圧力を高くする、

などである。

[0162]

(実施形態6)

MISFETのドレイン電流を増加する方法としては、ゲート電極の抵抗を下げ、ゲート空乏化を抑制することも有効である。従来の技術では、ポリシリコン抵抗を下げる為に、As(砒素)、P(燐)、B(ボロン)、BF2(二フッ化ボロン)等の不純物を大量にイオン注入しようとしても、シリコン膜中での注入不純物の活性化が低く、高濃度化しても効果が薄く、ゲート空乏化の影響が強く見られた。また、高濃度化の結果、アウトディフューズ、ゲート電極の形状異常が発生していた。ゲート空乏化とは、ゲート電極のゲート絶縁膜側の部分が、ゲート電極の高抵抗化に起因してゲート絶縁膜の膜厚が見かけ上厚くなる現象を意味する。従って、シリコン膜中での不純物活性化を高め、ゲート電極全体を高濃度にする必要がある。

[0163]

そこで、本実施形態6では、ゲート空乏化を抑制し、MISFETのドレイン電流Idsの増加を狙った例について説明する。

[0164]

図39乃至図43は、本実施形態6の半導体装置の製造工程を示す模式的断面図である

[0165]

前述の実施形態 1 と同様のプロセスを使用し、シリコン基板 1 の主面に素子分離領域 2 、ゲート絶縁膜 5 等を形成した後、図 3 9 に示すように、素子形成領域 1 n 及び 1 p のゲート絶縁膜 5 上を含むシリコン基板 1 の主面上の全面に、半導体膜として例えば導電に寄与する不純物が導入されていないシリコン膜(ゲート材) 6 a を C V D 法で形成する。シリコン膜 6 a は、例えば 1 0 0 ~ 2 5 0 [n m]程度の厚さで形成する。この工程において、シリコン膜 6 a は、多結晶シリコン(ポリシリコン)の状態になっている。

[0166]

[0167]

10

30

40

本実施形態6において、Geのイオン注入は、加速エネルギーが40<math>KeV程度、ドーズ量が $1~2~1~0^{1~5}$ [atoms/cm²] 程度もしくはそれ以上の条件で行う。この工程において、シリコン膜6aの中心部付近(真ん中)もしくはその上層部は非結質になる。

[0168]

and the second second

このとき、シリコン膜6aへのGeイオン注入時の条件は、エクステンション領域(半 導体領域8,9)へのGeイオン注入時の条件と比較して、加速エネルギーを大きく設定 している。これは、シリコン膜6aは膜厚が厚いので、エクステンション領域(半導体領 域 8 、 9) よりも深い位置に G e イオンを注入する必要があるからである。 仮に、実施の 形態1に示す(図4)エクステンション領域(半導体領域8,9)にGeイオンを注入す る際に、同時にゲート電極(シリコン膜 6 a) へGeイオンを注入しようとしても、加速 エネルギーが低い為、シリコン膜 6 a 表面にしか S i - G e - X 結合領域は形成されず、 シリコン膜 6 a 全体にSi-Ge-X結合領域を形成することは出来ない。すなわち、シ リコン膜 6 a への G e イオン注入の加速エネルギーを、エクステンション領域(半導体領 域8,9)へのGeイオン注入の加速エネルギーよりも大きく設定することで、シリコン 膜6a表面から深さ方向のGe最大濃度ピーク位置を、エクステンション領域(半導体領 域 8 , 9) 表面から深さ方向の G e 最大 濃度 ピーク位置よりも深い位置に設けることがで きる。これによって、シリコン膜6a全体のSi-Ge-X結合領域をシリコン膜6a全 体に形成することができる。このときエクステンション領域はシリコンからなる半導体基 板であり、ゲート電極は多結晶シリコン膜からなるので、イオン注入時におけるGe濃度 のガウス分布はほぼ同等の値を示している。

[0169]

また、ドーズ量についても、ゲート電極(シリコン膜6a)の方はGeが分布する膜厚を広くする必要があるのでドーズ量を多く設定する。また、エクステンション領域(半導体領域8,9)については、この後に注入するAs,BまたはBF₂よりも浅く入れる必要があるので、Geイオンのドーズ量を多くすると、As,BまたはBF₂よりも深い位置にSi-Geが形成され、極浅接合を実現できない。すなわち、シリコン膜6aにGeイオンを注入する場合のドーズ量は、エクステンション領域(半導体領域8,9)にGeイオンを注入する場合のドーズ量よりも多くなるように設定する。

[0170]

以上のようにゲート電極(シリコン膜 6 a)へのGeイオンの注入条件を設定することで、不純物活性化を高め、ゲート電極全体を高濃度とすることができるので、上記のゲート空乏化による高抵抗化を防ぐことができる。

[0171]

次に、図41に示すように、素子形成領域1p上のシリコン膜6aをマスクM6で選択的に覆った状態で、素子形成領域1n上のシリコン膜6aにその上方から、抵抗値を低減する不純物として例えば燐(P)をイオン注入する。本実施形態6において、Pのイオン注入は、加速エネルギーが10~20KeV程度、ドーズ量が2~8×10¹⁵ [atoms $/ cm^2$] 程度の条件で行う。マスクM6としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマスクを使用する。

[0172]

次に、マスクM6を除去した後、図42に示すように、素子形成領域1n上のシリコン膜6aをマスクM6で選択的に覆った状態で、素子形成領域1p上のシリコン膜6aにその上方から、抵抗値を低減する不純物として例えばボロン(B)をイオン注入する。本実施形態6において、Bのイオン注入は、加速エネルギーが5~10KeV程度、ドーズ量が1~2×10¹⁵ [atoms/cm²] 程度の条件で行う。マスクM7としては、例えばフォトリングラフィ技術によって形成されるフォトレジストマスクを使用する。

[0173]

次に、マスクM7を除去した後、シリコン膜6aをパターンニングして、図43に示すように、素子形成領域1n及び1pのゲート絶縁膜5上にゲート電極6を形成する。

[0174]

50

40

10

20

20

30

40

50

次に、ゲート電極6(シリコン膜6a)にイオン注入された不純物(本実施形態6ではP,B)を熱処理によって活性化させる。熱処理は、例えば、900℃、30秒の条件で行う。

[0175]

•

この工程において、ゲート電極6中の不純物がゲート電極全体に拡散し、ゲート電極6の抵抗が下がる。

また、ゲート電極6(シリコン膜6a)には、ゲート電極6と同族のIV族元素であるGeがイオン注入されているため、Si-Ge-X(X:P,B)の結合が形成され、Si-X単独の場合よりも、ゲート電極6(シリコン膜6a)中での不純物の活性化が向上し、導電に寄与する不純物の濃度が高くなる(Siと結合しない未反応の不純物量が少なくなる)。これにより、ゲート電極6の低抵抗化、及びゲート空乏化の抑制を図ることができるため、n型及びp型MISFETのドレイン電流Idsの増加(電流駆動能力の向上)を図ることができる。

また、Geのイオン注入によって形成されたゲート電極中の非晶質部分は、元の多結晶に回復する。

[0176]

この後、前述の実施形態1と同様の工程を施してn型及びp型MISFETを形成する

[0177]

なお、シリコン膜 6 a に導入された不純物を熱処理によって活性化させる工程は、シリコン膜 6 a をパターンニングしてゲート電極 6 を形成する工程の前でも良く、また、半導体領域 (8,9,12,13) の形成工程において導入された不純物を熱処理によって活性化させる工程と同一工程で行っても良い。

[0178]

また、シリコン膜 6 a 中へのGeのイオン注入は、シリコン膜 6 a の形成工程の後であって、シリコン膜 6 a に導入された不純物を熱処理によって活性化させる工程の前であれば、シリコン膜 6 a に抵抗値を低減する不純物をイオン注入する工程の後でも良く、また、シリコン膜 6 a をパターンニングしてゲード電極を形成する工程の後でも良い。

[0179]

(実施形態7)

本実施形態 7 では、Geイオン注入によるMISFETのドレイン電流増加を有効に行う例について説明する。

[0180]

図44乃至図49は、本実施形態7の半導体装置の製造工程を示す模式的断面図である

[0181]

前述の実施形態1と同様のプロセスを使用し、シリコン基板1の主面に素子分離領域2、ゲート絶縁膜5、ゲート電極6等を形成した後、n型及びp型MISFETのエクステンション領域を形成する工程の前に、図44に示すように、シリコン基板1の主面からその素子形成領域1n及び1pの内部に、具体的にはゲート電極6が形成されていないp型ウエル領域4及びn型ウエル領域3の部分に、IV族元素として例えばGe(ゲルマニウム)をイオン注入する。このGeのイオン注入により、シリコン基板1の主面の素子形成領域1n及び1pに、ゲート電極6に整合して非晶質層7が形成される。Geのイオン注入は、n型及びp型MISFETのエクステンション領域の形成工程における不純物のイオン注入深さよりも浅く行う。本実施形態6において、Geのイオン注入は、前述の実施形態1と同様の条件で行う。

[0182]

次に、図45に示すように、シリコン基板1の主面の素子形成領域1pをマスクM1で選択的に覆った状態で、シリコン基板1の主面からその素子形成領域1nの内部に、具体的にはゲート電極6が形成されていないp型ウエル領域4の部分に、不純物として例えば

20

30

40

50

(33)

As(砒素)をイオン注入する。このAsのイオン注入により、シリコン基板1の主面の素子形成領域1nに、ゲート電極に整合して一対のn型半導体領域(エクステンション領域)8が形成される。本実施形態6において、Asのイオン注入は、前述の実施形態1と同様の条件で行う。

[0183]

次に、マスクM 1 を除去し、その後、図 4 6 に示すように、シリコン基板 1 の主面の素子形成領域 1 n をマスクM 2 で選択的に覆った状態で、シリコン基板 1 の主面からその素子形成領域 1 p の内部に、具体的にはゲート電極 6 が形成されていない n 型ウエル領域 3 の部分に、不純物として例えば B (ボロン)もしくは B F $_2$ (ニフッ化ボロン)をイオン注入する。この B もしくは B F $_2$ のイオン注入により、シリコン基板 1 の素子形成領域 1 p に、ゲート電極 6 に整合して一対の p 型半導体領域(エクステンション領域) 9 が形成される。本実施形態において、B のイオン注入は、例えば、加速エネルギーが 0 . 2 ~ 1 K e V 程度、ドーズ量が 1 × 1 0 $^{1/4}$ ~ 2 × 1 0 $^{1/5}$ [atoms/cm²] 程度、B F $_2$ のイオン注入は、例えば、加速エネルギーが 0 . 2 ~ 1 × 1 0 $^{1/5}$ [atoms/cm²] 程度条件で行う。

[0184]

次に、マスクM2を除去した後、主に、 $p型半導体領域9の形成工程においてイオン注入されたB(ボロン)もしくは<math>BF_2$ (ニフッ化ボロン)を活性化させる目的で、シリコン基板1に低温の熱処理(アニール)を施す。熱処理は、例えば、温度が $700[{\mathbb C}]$ 程度、加熱時間が $60[{\mathbb W}]$ 程度の条件で行う。

[0185]

この工程において、Geのイオン注入によって形成されたシリコン基板 1 中の非晶質層 7 は、図 4 7 に示すように、元の単結晶に回復する。また、不純物(As, B、BF₂)のイオン注入によって形成されたシリコン基板 1 中の非晶質部分も完全ではないが元の単結晶に回復する。

[0186]

また、この工程において、予め素子形成領域1n及び1pに、シリコン基板1と同族のIV族元素であるGeが、半導体領域(8,9)の形成工程における不純物(As,B)のイオン注入深さよりも浅くイオン注入されているため、Si-Ge-X(X:As,B)の結合が形成され、Si-X単独の場合よりも、シリコン基板1中での不純物の活性化が向上し、導電に寄与する不純物の濃度が高くなる(Siと結合しない未反応の不純物量が少なくなる)。特にシリコン基板1の表面における不純物濃度を高くすることができる。この結果、n型及びp型MISFETのエクステンション領域(半導体領域8,9)の抵抗、特に表面における抵抗が下がる。

[0187]

B(ボロン)もしくはBF2(ニフッ化ボロン)は、低温でも活性化が進むが、拡散は殆ど進まない。低温アニールとこの後の高温短時間アニールを加える事で、BもしくはBF2の活性化を高温短時間アニールのみと比べて向上させることができる。低温アニール時においては、素子形成領域1nのAsは活性化が進まない為、低温アニール追加による素子形成領域1nへの影響は殆ど無い。

[0188]

次に、有機物及び無機物の汚染物質や異物を除去する目的として、シリコン基板1に洗浄を施す。この洗浄工程において、本願発明者は次のような問題があることを見出した。すなわち、従来用いていたアンモニア、及び過酸化水素水を用いたRCA洗浄においては、シリコン基板1上の汚染物質や異物を除去すると共に、エクステンション領域(半導体領域8,9)の表面に形成されたSi-Ge-X結合領域を削りとる恐れがある。特に、洗浄液中のアンモニアの濃度が高い場合に顕著に表れることを見出した。したがって、この工程において、Si-Ge-X結合領域を極力削らずに、汚染物質や異物を除去するために、洗浄液中のアンモニア濃度を薄くしたRCA洗浄液を用いる必要がある。より好ましくは、アンモニア、及び過酸化水素水を用いたRCA洗浄ではなく、硫酸加水、希フッ

酸(HF)、及び塩酸加水のアンモニアを含まないSPM洗浄液等を用いて洗浄を行う。

[0189]

本願発明者の検討によると、アンモニアを含むRCA洗浄とアンモニアを含まないSPM洗浄によるSi-Geに対するエッチングレートは、Siに対するエッチングレートに比べて、数十nm/min程度の差となることが判明した。すなわち、RCA洗浄はSPM洗浄よりもSi-Ge-X結合領域を削りやすい。

[0190]

ここで、異物や汚染物質除去という点では、上記のRCA洗浄のほうがSPM洗浄よりも効果が高い。従って、Si-Ge-X結合が形成される前の状態、例えば、実施の形態1の図3に示すようなCMP工程の後等に行う洗浄は、RCA洗浄を用いた方が、その後のゲート絶縁膜5を形成する際に、膜質の良好なゲート絶縁膜を形成できるので、効果的である。これに対して、Geイオン注入後の、Si-Ge-X結合を形成したエクステンション領域(半導体領域8,9)が露出した状態で洗浄を行う時には、上述のように汚染物質や異物を除去すると共に、Si-Ge-X結合領域を削りとる恐れがあるため、上記のRCA洗浄液よりもアンモニア濃度の薄い洗浄液、より好ましくはアンモニアを含まないSPM洗浄液等で洗浄を行う必要がある。

[0191]

次に、前述の実施形態1と同様の方法で、図48に示すように、サイドウォールスペーサ11、コンタクト領域である一対のn型半導体領域12及びp型半導体領域13を形成する。

[0192]

次に、n型半導体領域8の形成工程、p型半導体領域9の形成工程、n型半導体領域12の形成工程、並びにp型半導体領域13の形成工程においてイオン注入された不純物(As, B, BF₂)を熱処理によって活性化させる。熱処理は、前述のエクステンション領域(半導体領域8,9)形成時の低温熱処理よりも、高温短時間の条件で行う。具体的には、前述の実施形態1と同様の条件(温度が1000[℃]、加熱時間が1[秒])で行う。このようにして前述の低温熱処理(第1熱処理)と高温短時間の熱処理(第2熱処理)を加える事で、BもしくはBF₂の活性化を高温短時間アニールのみと比べて向上させることができる。

[0193]

この後、前述の実施形態1と同様の工程を施してn型及びp型MISFETを形成する

[0194]

このように、エクステンション領域(半導体領域 8,9)の形成工程においてイオン注入された不純物を熱処理によって活性化させた後(図 4 7 参照)、シリコン基板 1 に洗浄を施す工程において、アンモニアの濃度を薄くした洗浄液、特に、硫酸加水、希フッ酸(HF)、及び塩酸加水を用いて行うことにより、エクステンション領域の表面における Si-Ge-X結合領域の削れを抑制できるため、Geイオン注入によるMISFETのドレイン電流増加を有効に行うことができる。

[0195]

ここで、洗浄工程は、本実施形態 7 で説明した工程間だけでなく、様々な工程間において実施されている。従って、Si-G-X結合を形成した後、Si-G-X結合領域が露出する場合や、Si-G-X結合領域上の自然酸化膜等を除去する場合の洗浄においては、アンモニアの濃度を薄くした洗浄液、特に、硫酸加水、希フッ酸(HF)、及び塩酸加水を用いて行うことが望ましい。例えば、前述の実施形態 1 では、半導体領域(8,9,12,13)の形成工程においてイオン注入された不純物を熱処理によって活性化させる工程(図 1 1 参照)の後であって、ゲート電極 6 及び半導体領域(1 2,13)の表面上にシリサイド化のための高融点金属膜(例えばCo膜)を形成する工程(図 1 2 参照)の前に洗浄工程が実施される。このような工程間の洗浄においても、アンモニアの濃度を薄くした洗浄液、特に、硫酸加水、希フッ酸(HF)、及び塩酸加水を用いて行うことによ

40

30

10

20

り、コンタクト領域の表面におけるSi-G-X結合領域の削れを抑制できるため、未反応の不純物に起因する金属・半導体反応(例えばCoSi)の凝集を有効に抑制することができる。

[0196]

また、前述の実施形態1では、エクステンション領域であるn型半導体領域8を形成する工程(図5参照)の後であって、エクステンション領域であるp型半導体領域9を形成する工程の前、及び、エクステンション領域であるp型半導体領域9を形成する工程の後であって、サイドウォールスペーサ11を形成する工程(図7及び図8参照)の前に、洗浄工程が実施される。このような工程間の洗浄においても、アンモニアの濃度を薄くした洗浄液、特に、硫酸加水、希フッ酸(HF)、及び塩酸加水を用いて行うことが望ましい

また、このようなRCA洗浄液よりもアンモニアの濃度を薄くした洗浄液、特にSPM洗浄液(硫酸加水、希フッ酸(HF)、及び塩酸加水)を、前述の実施の形態1~6についても適用でき、同様の効果を得ることができる。

[0197]

なお、サイドウォールスペーサ11を形成した後、半導体領域の不純物を熱処理によって活性化させる工程でレーザーアニールを用いる場合は、p型MISFETのエクステンション領域の形成工程でB(ボロン)を用いた方が、BF2よりも活性化率が高くなる。

[0198]

また、このレーザーアニールを前述の実施の形態1~6についても適用でき、同様の効 20 果を得ることができる。

[0199]

以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

【図面の簡単な説明】

- [0200]
- 【図1】本発明の実施形態1である半導体装置に搭載された相補型MISFETの概略構成を示す模式的断面図である。
- 【図2】本発明の実施形態1である半導体装置の製造工程を示す模式的断面図である。
- 【図3】図2に続く半導体装置の製造工程を示す模式的断面図である。
- 【図4】図3に続く半導体装置の製造工程を示す模式的断面図である。
- 【図5】図4に続く半導体装置の製造工程を示す模式的断面図である。
- 【図6】図5に続く半導体装置の製造工程を示す模式的断面図である。
- 【図7】図6に続く半導体装置の製造工程を示す模式的断面図である。
- 【図8】図7に続く半導体装置の製造工程を示す模式的断面図である。
- 【図9】図8に続く半導体装置の製造工程を示す模式的断面図である。
- 【図10】図9に続く半導体装置の製造工程を示す模式的断面図である。
- 【図11】図10に続く半導体装置の製造工程を示す模式的断面図である。
- 【図12】図11に続く半導体装置の製造工程を示す模式的断面図である。
- 【図13】図12に続く半導体装置の製造工程を示す模式的断面図である。
- 【図14】図13に続く半導体装置の製造工程を示す模式的断面図である。
- 【図15】Geを事前に注入した場合のAsプロファイルとGeを事前に注入しなかった場合のAsプロファイルを示す図である。
- 【図16】Geを事前に注入した場合のBF₂プロファイルとGeを事前に注入しなかった場合のBF₂プロファイルを示す図である。
- 【図17】Geを事前に注入した場合のBプロファイルとGeを事前に注入しなかった場合のBプロファイルを示す図である。
- 【図18】本発明の実施形態1の変形例である半導体装置の製造工程を示す模式的断面図である。

50

40

30


10


20


- 【図19】図18に続く半導体装置の製造工程を示す模式的断面図である。
- 【図20】図19に続く半導体装置の製造工程を示す模式的断面図である。
- 【図21】図20に続く半導体装置の製造工程を示す模式的断面図である。
- 【図22】本発明の実施形態2である半導体装置の製造工程を示す模式的断面図である。
- 【図23】図22に続く半導体装置の製造工程を示す模式的断面図である。
- 【図24】図23に続く半導体装置の製造工程を示す模式的断面図である。
- 【図25】本発明の実施形態3である半導体装置の概略構成を示す図((a)は相補型MISFETの模式的断面図, (b)はメモリセル選択用MISFETの模式的断面図)である。
- 【図26】本発明の実施形態3である半導体装置に搭載されたメモリセルの等価回路図で 10ある。
- 【図27】本発明の実施形態3である半導体装置の製造工程を示す模式的断面図である。
- 【図28】本発明の実施形態4である半導体装置に搭載された相補型MISFETの概略構成を示す模式的断面図である。
- 【図29】本発明の実施形態4である半導体装置の製造工程を示す模式的断面図である。
- 【図30】図29に続く半導体装置の製造工程を示す模式的断面図である。
- 【図31】図30に続く半導体装置の製造工程を示す模式的断面図である。
- 【図32】図31に続く半導体装置の製造工程を示す模式的断面図である。
- 【図33】図32に続く半導体装置の製造工程を示す模式的断面図である。
- 【図34】本発明の実施形態5である半導体装置の製造工程を示す模式的断面図である。
- 【図35】図34に続く半導体装置の製造工程を示す模式的断面図である。
- 【図36】図35に続く半導体装置の製造工程を示す模式的断面図である。
- 【図37】図36に続く半導体装置の製造工程を示す模式的断面図である。
- 【図38】図37に続く半導体装置の製造工程を示す模式的断面図である。
- 【図39】本発明の実施形態6である半導体装置の製造工程を示す模式的断面図である。
- 【図40】図39に続く半導体装置の製造工程を示す模式的断面図である。
- 【図41】図40に続く半導体装置の製造工程を示す模式的断面図である。
- 【図42】図41に続く半導体装置の製造工程を示す模式的断面図である。
- 【図43】図42に続く半導体装置の製造工程を示す模式的断面図である。
- 【図44】本発明の実施形態7である半導体装置の製造工程を示す模式的断面図である。 30
- 【図45】図44に続く半導体装置の製造工程を示す模式的断面図である。
- 【図46】図45に続く半導体装置の製造工程を示す模式的断面図である。
- 【図47】図46に続く半導体装置の製造工程を示す模式的断面図である。
- 【図48】図47に続く半導体装置の製造工程を示す模式的断面図である。
- 【符号の説明】
- [0201]


1 … シリコン基板、1 n, 1 m, 1 p …素子形成領域、2 …素子分離領域、3 … n 型ウエル領域、4 … p 型ウエル領域、5 … ゲート絶縁膜、6 … ゲート電極、6 a … 半導体膜(ゲート材)、7 …非晶質層、8 … n 型半導体領域(エクステンション領域)、9 … p 型半導体領域(エクステンション領域)、1 0 … 絶縁膜、1 1 … サイドウォールスペーサ、1 40 2 … n 型半導体領域(コンタクト領域)、1 3 … p 型半導体領域(コンタクト領域)、1 4 … コバルト膜、1 5, 1 6 … シリサイド層、1 7 …層間絶縁膜、1 9 … 導電性プラグ、2 0 …配線、2 1, 2 4 …窒化シリコン膜、2 2, 2 3, 2 5, 2 6 … サイドウォールスペーサ、

M1~M7…マスク、Mc…メモリセル、Qs…メモリセル選択用MISFET、C… 容量素子、WL…ワード線、DL…データ線。












[図5]




【図6】




【図7】




【図8】




[図9]




【図10】




【図11】




【図12】



【図13】




【図14】




【図15】

図15





Ge事前注入有無のAsのプロファイルの比較

【図16】





Ge事前注入有無のBのプロファイルの比較(BF2注入)







Ge事前注入有無のBのプロファイルの比較(B注入)














【図20】


























【図29】




[図30]





【図31】





【図32】



































[図45]




[図46]



【図47】



【図48】



フロントページの続き			
(51) Int. Cl. ⁷]	F I	テーマコード (参考)
HO1L 21/8238		H O 1 L 27/08	3 2 1 E
HO1L 21/8242		HO1L 27/08	3 2 1 F
HO1L 27/092		HO1L 27/08	3 2 1 K
HO1L 27/108		HO1L 29/78	3 0 1 G
		HO1L 21/265	F
		HO1L 21/265	Q
		HO1L 21/265	M
Fターム(参考) 4M104 AA01	BB01 BB20 DD	D78 DD79 DD84 DD91	EE09 EE17 FF14
GG08	GG16 HH16 HH	Н20	
5F048 AB01	ACO1 ACO3 AC	C10 BB06 BB07 BB08	BB12 BC05 BC18
BC19	BE03 BF06 BF	F15 BF16 BG13 DA04	DA09 DA21 DA25
DA27			
5F083 AD01	AD10 GA02 GA	A06 JA35 JA39 JA53	MAO4 MAO6 MA17

PR09 PR29 PR36 PR43 PR44 PR45 PR46

AB03

BF18

BG30

BH22

BK13

AB09

BF32

BG31

BH42

BK19

CC03

ACO1

BF34

BG32

BH49

BK21

CC12 CE07

AC28

BF38

BG34

BJ08

BK22

MA19

PR53

AC32

BF60

BJ11

BK26

CF00

5F140 AA05

MA20

PR54

AA08

BA01

BG08

BJ21

BK29

BG43 BG44

NAO1

PR55

AA10

BE07

BG12

BG45

BJ25

BK34

CF04 CF05 CF07

PR56

AA13

BF01

BG14

BG52

BJ27

BK38

ZA05

AA40

BF04

BG27

BG53

BK02

ZA06

AB01

BF11

BG28

BH14

BK10

BK39 CB04 CB08